參數(shù)資料
型號: MN103SA7D
廠商: PANASONIC CORP
元件分類: 微控制器/微處理器
英文描述: 32-BIT, MROM, MICROCONTROLLER, PQFP80
封裝: 14 X 14 MM, LEAD FREE, PLASTIC, LQFP-80
文件頁數(shù): 188/236頁
文件大?。?/td> 3095K
代理商: MN103SA7D
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁當(dāng)前第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁
Chapter 2
CPU Basics
Programming Model
II - 7
Processor Status Word (16-bit x 1)
This register indicates the CPU status, and stores flags for operation results and interrupt mask level, etc.
Table:2.3.1 Processor Status Word
bp
15
14
13
12
11
10
987
65432
10
Flag
-
S1
S0
IE
IM2
IM1
IM0
-
V
C
N
Z
At reset
00000
0000
00000
00
Access
R
R/W R/W R/W R/W R/W R/W
R
R/W R/W R/W R/W
bp
Flag
Description
Set condition
15-14
-
13-12
S1
S0
Software bit
These are the software control bits for the operating system
(OS). These bits cannot be used by general user programs.
11
IE
Interrupt enable
0: disabled
1: enabled
This flag permits and accepts all interrupts except reset and
non-maskable interrupts. When the CPU accepts an interrupt
request, the IE will be cleared to 0. Therefore, IE flag must be
set to “1”, if nested interrupts need to be accepted in the inter-
rupt processing program.
10-8
IM2
IM1
IM0
Interrupt mask level
The three bits defines the mask level from level 0 (000) to level
7 (111), with level 0 being the highest mask level. The CPU
accepts only those interrupt requests of a level higher than the
mask level indicated here. When an interrupt is accepted, the
IM flag is set to the priority level of that interrupt. Until the pro-
cessing of the accepted interrupt is completed, the CPU does
not accept interrupts with the same interrupt level or lower.
7-4
-
3
V
Overflow flag
0: When an overflow does not occurs in a signed value in the
course of executing an operation.
1: When an overflow occurs in a signed value in the
course of executing an operation.
2
C
Carry flag
0: When a carry or a borrow from the most significant bit
(MSB) did not occur as a result of computation.
1: When a carry or a borrow from the most significant bit
(MSB) occured as a result of computation.
1
N
Negative flag
0: When the most significant bit (MSB) is "0" as a result of
computation.
1: When the most significant bit (MSB) is “1” as a result of
computation.
0
Z
Zero flag
0: Operation result is not “0”.
1: Operation result is “0”.
相關(guān)PDF資料
PDF描述
MN10SA7G 32-BIT, MROM, 60 MHz, MICROCONTROLLER, PQFP80
MN195007 16-BIT, 24.576 MHz, OTHER DSP, PQFP100
MN5523A SPECIALTY MICROPROCESSOR CIRCUIT, CBGA28
MPC107APX66L0 MULTIFUNCTION PERIPHERAL, PPGA503
MPC107APX100L0 MULTIFUNCTION PERIPHERAL, PPGA503
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MN103SB9N 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MN103SB9N
MN103SF65GAL 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:5V single power supply (regulator)
MN103SF65GBF 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:5V single power supply (regulator)
MN103SF92GBL 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MICROCOMPUTER LSI
MN103SFB9R 制造商:PANASONIC 制造商全稱:Panasonic Semiconductor 功能描述:MN103SB9N