- 您現(xiàn)在的位置：買(mǎi)賣IC網(wǎng) > PDF目錄10949 > MC9328MXSVP10 (Freescale Semiconductor)IC MCU I.MXS 100MHZ 225-MAPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | MC9328MXSVP10 |
| 廠商： | Freescale Semiconductor |
| 文件頁(yè)數(shù)： | 22/74頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC MCU I.MXS 100MHZ 225-MAPBGA |
| 標(biāo)準(zhǔn)包裝： | 160 |
| 系列： | i.MXS |
| 核心處理器： | ARM9 |
| 芯體尺寸： | 32-位 |
| 速度： | 100MHz |
| 連通性： | EBI/EMI，I²C，SPI，SSI，UART/USART，USB |
| 外圍設(shè)備： | DMA，I²S，LCD，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 97 |
| 程序存儲(chǔ)器類型： | ROMless |
| 電壓 - 電源 (Vcc/Vdd)： | 1.7 V ~ 3.3 V |
| 振蕩器型： | 外部 |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 225-LFBGA |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)當(dāng)前第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)
Functional Description and Application Information
MC9328MXS Technical Data, Rev. 3
Freescale Semiconductor
29
4.4.3
EIM External Bus Timing
The External Interface Module (EIM) is the interface to devices external to the i.MXS, including generation
of chip-selects for external peripherals and memory. The timing diagram for the EIM is shown in Figure 5,
and Table 12 defines the parameters of signals.
Table 16. WAIT Write Cycle DMA Enabled: WSC = 111111, DTACK_SEL=1, HCLK=96MHz
Number
Characteristic
3.0 ± 0.3 V
Unit
Minimum
Maximum
1
CS5 assertion time
See note 2
–
ns
2EB assertion time
See note 2
–
ns
3CS5 pulse width
3T
–
ns
4RW negated before CS5 is negated
2.5T-3.63
2.5T-1.16
ns
5
Address inactived after CS negated
–
0.09
ns
6
Wait asserted after CS5 asserted
–
1020T
ns
7
Wait asserted to RW negated
T+2.66
2T+7.96
ns
8
Data hold timing after RW negated
2T+0.03
–
ns
9
Data ready after CS5 is asserted
–
T
ns
10
CS deactive to next CS active
T
–
ns
11
EB negate after CS negate
0.5T
0.5T+0.5
12
Wait becomes low after CS5 asserted
0
1019T
ns
13
Wait pulse width
1T
1020T
ns
Note:
1. T is the system clock period. (For 96 MHz system clock, T=10.42 ns)
2. CS5 assertion can be controlled by CSA bits. EB assertion also can be programmable by WEA bits in CS5L register.
3. Address becomes valid and RW asserts at the start of write access cycle.
4.The external wait input requirement is eliminated when CS5 is programmed to use internal wait state.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MCIMX27LMOP4AR2 | IC MPU I.MX27 IN 19X19 473MAPBGA |
| VI-B7H-IX-B1 | CONVERTER MOD DC/DC 52V 75W |
| S912XEQ512J3MAG | MCU 16BIT 512K FLASH 144LQFP |
| MC9S12XEQ512MAG | MCU 16BIT 512K FLASH 144-LQFP |
| VI-B74-IW-B1 | CONVERTER MOD DC/DC 48V 100W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC9328MXSVP10 | 制造商:Freescale Semiconductor 功能描述:Microprocessor |
| MC9328MXSVP10R2 | 功能描述:處理器 - 專門(mén)應(yīng)用 REDUCED FEATURE CORSICA RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數(shù)據(jù)總線寬度:32 bit 最大時(shí)鐘頻率:1 GHz 指令/數(shù)據(jù)緩存: 數(shù)據(jù) RAM 大小:128 KB 數(shù)據(jù) ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| MC932L | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MC933 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:INTEGRATED CIRCUITS |
| MC933F | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。