Technical Data
MC68H(R)C08JL3
—
Rev. 4.1
6
Freescale Semiconductor
Section 5. Configuration Register (CONFIG)
5.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
5.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
5.3
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .42
Section 6. Central Processor Unit (CPU)
6.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
6.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
6.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
6.4
6.4.1
6.4.2
6.4.3
6.4.4
6.4.5
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
Index Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
Condition Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . .49
6.5
Arithmetic/Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . .52
6.6
6.6.1
6.6.2
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53
6.7
CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .53
6.8
Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . .53
6.9
Opcode Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53
Section 7. System Integration Module (SIM)
7.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65
7.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66
7.3
7.3.1
7.3.2
7.3.3
SIM Bus Clock Control and Generation . . . . . . . . . . . . . . . . . .69
Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
Clock Start-Up from POR. . . . . . . . . . . . . . . . . . . . . . . . . . .69
Clocks in Stop Mode and Wait Mode. . . . . . . . . . . . . . . . . .69