MC68H(R)C08JL3
—
Rev. 4.1
Technical Data
Freescale Semiconductor
45
Technical Data — MC68H(R)C08JL3
Section 6. Central Processor Unit (CPU)
6.1 Contents
6.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45
6.3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
6.4
6.4.1
6.4.2
6.4.3
6.4.4
6.4.5
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .46
Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
Index Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48
Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
Condition Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . .49
6.5
Arithmetic/Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . .52
6.6
6.6.1
6.6.2
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53
6.7
CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .53
6.8
Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . .53
6.9
Opcode Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53
6.2 Introduction
The M68HC08 CPU (central processor unit) is an enhanced and fully
object-code-compatible version of the M68HC05 CPU. The
CPU08
Reference Manual
(Freescale document order number CPU08RM/AD)
contains a description of the CPU instruction set, addressing modes,
and architecture.