MC68302 Applications
MOTOROLA
MC68302 USER’S MANUAL
D-3
Figure D-2. MC68302 Minimum System Configuration (Sheet 2 of 2)
D.1.2 Reset Circuit
HALT and RESET are both open-drain signals. When both signals are externally asserted,
the entire MC68302 is reset. HALT is asserted by the MC68302 when the HALT instruction
is executed, and RESET is asserted when the RESET instruction is executed.
The reset circuit shown uses an MC1455 timer to generate a 0.5-sec pulse
the 2/3 V
cc
threshold level. After that, DIS discharges the 0.47-
below 2/3 V
cc
, then the output pin (O) is pulled low, ending the reset to the MC68302. This
until
DlS reaches
μ
F capacitor. When DIS falls
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
17
18
19
CS0 20
UDS 22
32Kx8
EPROM
Signals come from the MC68302 only.
D8
D9
D10
D11
D12
D13
D14
D15
10
9
8
7
6
5
4
3
25
24
21
23
2
26
27
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
17
18
19
CS0 20
LDS 22
32Kx8
EPROM
D0
D1
D2
D3
D4
D5
D6
D7
10
9
8
7
6
5
4
3
25
24
21
23
2
26
27
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
17
18
19
20
MCM6206
32Kx8
STATIC RAM
D0
D1
D2
D3
D4
D5
D6
D7
10
9
8
7
6
5
4
3
25
24
21
23
2
26
27
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
CS1
LDS
W
LS04
R/W
22
27
20
CS1
UDS
W
22
27
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
17
18
19
D8
D9
D10
D11
D12
D13
D14
D15
10
9
8
7
6
5
4
3
25
24
21
23
2
26
27
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
MCM6206
32Kx8
STATIC RAM
LS32
LS32
CE
OE
CE
OE
G
E
G
E
