- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377927 > MB90F574 (Fujitsu Limited) Octal Bus Transceivers And Registers With 3-State Outputs 28-LCCC -55 to 125 PDF資料下載
參數(shù)資料
| 型號(hào)： | MB90F574 |
| 廠商： | Fujitsu Limited |
| 英文描述： | Octal Bus Transceivers And Registers With 3-State Outputs 28-LCCC -55 to 125 |
| 中文描述： | 16位微控制器專有 |
| 文件頁數(shù)： | 64/135頁 |
| 文件大?。?/td> | 2504K |
| 代理商： | MB90F574 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁當(dāng)前第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁
64
MB90570 Series
11. Delayed Interrupt Generation Module
The delayed interrupt generation module generates interrupts for switching tasks for development on a real-
time operating system (REALOS series). The module can be used to generate softwarewise generates hardware
interrupt requests to the CPU and cancel the interrupts.
This module does not conform to the extended intelligent I/O service (EI
2
OS).
(1) Register Configuration
The DIRR is the register used to control delay interrupt request generation/cancellation. Programming this
register with “1” generates a delay interrupt request. Programming this register with “0” cancels a delay interrupt
request. Upon a reset, an interrupt is canceled. The reserved bit area can be programmed with either “0” or “1”.
For future extension, however, it is recommended that bit set and clear instructions be used to access this
register.
(2) Block Diagram
Delayed interrupt factor generation/cancellation register (DIRR)
Address
bit 15
bit 14
bit 13
00009F
H
bit 7 . . . . . . . . . . . .
—
—
—
—
—
—
—
R0
bit 12
bit 11
bit 10
bit 9
bit 8
(PACSR)
—
—
—
—
—
—
—
R/W
Initial value
- - - - - - - 0
B
R/W: Readable and writable
— : Reserved
Note: Upon a reset, an interrupt is canceled.
Delayed interrupt factor generation/
cancellation register (DIRR)
*: Interrupt number
—
S factor
R latch
—
—
—
—
—
—
R0
Internal data bus
Interrupt request signal
#42*
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB90V570 | 16-bit Proprietary Microcontroller |
| MB90V570A | 16-bit Proprietary Microcontroller |
| MB90F574APFF | 16-bit Proprietary Microcontroller |
| MB90F574APFV | 16-bit Proprietary Microcontroller |
| MB90F574A | Octal Bus Transceivers And Registers With 3-State Outputs 24-CFP -55 to 125 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB90F583BPFR-GE1 | 制造商:FUJITSU 功能描述: |
| MB90F583BPMC-GE1 | 制造商:FUJITSU 功能描述: |
| MB90F583CAPFR-GE1 | 制造商:FUJITSU 功能描述: |
| MB90F591GPFR-GE1 | 制造商:FUJITSU 功能描述: |
| MB90F594APFR-GE1 | 制造商:FUJITSU 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。