- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2092 > MB86277PMC-G-BNDE1 (Fujitsu Semiconductor America Inc)IC GRAPHIC CTRLR 2D 256LQFP PDF資料下載
參數(shù)資料
| 型號： | MB86277PMC-G-BNDE1 |
| 廠商： | Fujitsu Semiconductor America Inc |
| 文件頁數(shù)： | 202/277頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC GRAPHIC CTRLR 2D 256LQFP |
| 特色產(chǎn)品： | Graphics Display Controllers (GDC) |
| 標準包裝： | 100 |
| 類型： | 視頻、圖形控制器 |
| 應用： | TV |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LQFP |
| 供應商設備封裝： | 256-LQFP（28x28） |
| 包裝： | 托盤 |
| 其它名稱： | 865-1180 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁當前第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁
FUJITSU LIMITED
PRELIMINARY and CONFIDENTIAL
MB86277 MINT
Graphics Controller
30
Specifications Rev. 1.0
Table 2. Pin treatment table
(Video capture interface, graphics memory interface, Clock/System)
Pin Name
Direction
*1
Default Treatment
Treatment of unused *2
Comment
CCLK
I
Connect to RBT656 clock signal (27MHz)
<=
VI0-VI7
I
Connect to RBT656 video stream signals.
Available when XRGB=0 only.
Multiplexed MD56-MD63.
When XRGBEN=0,
Pull-Up
SDA,SCL
I
Connect to I2C device.
Available when XRGB=0 only.
Multiplexed MD54-MD55.
When XRGBEN=0,
Pull-Up
MD0-MD31
IO
Connect to graphics memory data bus
<=
MD32-MD63
IO
Connect to graphics memory data bus.
Available when XRGBEN=1 only.
1.XRGBEN=1
MD32-MD63=>OPEN
2.XRGBEN=0
MD32-MD63=>OPEN
MD54-MD63=>Pull-Up
See "2.3.4 Graphics Memory
Interface"
MA0-MA13
O
Connect to graphics memory address and
bank signals
Unused upper pins =>OPEN
See "5.4 Connection with
memory"
MRAS
O
Connect to graphics memory row address
strobe signal
<=
MCAS
O
Connect tor graphics memory colum address
strobe signal
<=
MWE
O
Connect to graphics memory write enable
signal
<=
MDQM0-
MDQM3
O
Connect to graphics memory data mask
signals
<=
MDQM4-
MDQM7
O
Connect to graphics memory data mask
signals.
Available when XRGBEN=1only.
Memory bus width= 32bit
（Both XRGBEN=0 and
XRGBEN=1)
MDQM4-MDQM7=>OPEN
See "2.3.4 Graphics Memory
Interface"
MCLKO
O
Connect to graphics memory clock and
MCLKI*4
<=
MCLKI
I
Connect to MCLKO*3
<=
CLKSEL1-0
I
Connect to GND or VDDH according to the
input frequency to CLK
<=
See "2.3.5 Clock Input"
CLK
I
Input a clock according to the setting of
CLKSEL1-0
<=
See "2.3.5 Clock Input", "12.2.2
Power on Precaution". Input the
clock when power-on.
XRST
I
Input hardware reset signal
<=
See "12.2.2 Power on
Precaution". XRST has to be
Low lovel when power-on.
S
I
Input PLL reset
<=
See "2.3.5 Clock Input", "12.2.2
Power on Precation". S has to
be Low lovel when power-on.
CKM
I
-90<BCLKI<100MHz & Internal
Clcok*5=100MHz
=>VDDH(Use BCLKI as Internal Clock）*6
- BCLKI<90MHz=>GND（Use PLL output）
<=
See "2.3.5 Clock Input"
See "2.3.3 Video Capture
Interface",
Clock/System
Graphics
Memory
Interface
Video Capture
Interface
Note
Note）））） This device is warranted under the above listed condition. No warranty made with other
This device is warranted under the above listed condition. No warranty made with other
combination or treatments.
Semiconductor devices fail with a known probability. Customer must use safety design ( such as redundant
design, fire proof design, over current prevention design, and malfunction prevention design) so that failures will
not cause accidents, injury or death.
*1: :I=Input pin, O=Output pin , O(T)= Output Tri-state pin, IO=Bi-directional pin, Analog O=Analog output, Analog=Analog
pin for DAC
*2:"<=" mark means treat a pin same as default
*3:Recommend to be same length MCLKI to A, MCLKO to A, SDRAM CLK to A and take care the AC spec of graphics memory
interface.
*4:All of analog pins are possible to connect to GND when NOT use DAC. But if connect to GND, all of analog pins(includes
AVD) have to connect GND.
*5:The internal clock means "others clock"(memory clock, rendering clock,etc) which is set by COT bit of CCF register.
*6: In case of CKM=L, BCLKI is used the both internal clock geometry and others module.
MINT
CLK
SDRAM
CLK
SDRAM
MCLKO
MCLKI
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB86297APBH-GSE1 | IC GRAPHIC CTRLR 2/3D 543BGA |
| MB88F332ABPMC-GSE1 | IC GRAPHIC DISPLAY CTRLR 208LQFP |
| MC100E111FNR2 | IC CLK BUFFER 1:9 800MHZ 28-PLCC |
| MC100E210FNR2 | IC CLOCK BUFFER 1:4/1:5 28-PLCC |
| MC100E310FNR2 | IC CLOCK BUFFER MUX 2:8 28-PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB86277PMC-GS-BNDE1 | 制造商:FUJITSU 功能描述:CONTROLLER GRAPHIC MINT 256LQFP |
| MB86277PMCR-GS-BNDE1 | 制造商:FUJITSU 功能描述: |
| MB86290A | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Graphics Controller Hardware Specifications |
| MB86290APVSR-G-BNDE1 | 制造商:FUJITSU 功能描述: |
| MB86291A | 制造商:Fujitsu 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。