- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369886 > LXT9762HC LAN TRANSCEIVER|HEX|QFP|208PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號： | LXT9762HC |
| 英文描述： | LAN TRANSCEIVER|HEX|QFP|208PIN|PLASTIC |
| 中文描述： | 網(wǎng)絡(luò)收發(fā)器|六角| QFP封裝| 208PIN |塑料 |
| 文件頁數(shù)： | 59/68頁 |
| 文件大?。?/td> | 1177K |
| 代理商： | LXT9762HC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁當(dāng)前第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁
Low-Power Octal PHY
—
LXT9784
Datasheet
59
4.6
Clock Specifications
4.6.1
MCLK Specifications
MCLK is the LXT9784 master clock. It is externally sourced by an oscillator.
Table 41
defines the
LXT9784 requirements from this signal.
Figure 26. Master Clock Specifications
Figure 27. Master Clock Slope Specifications
Table 41. MCLK Specifications
Parameter
Symbol
Min
Typ
Max
Units
Condition
MCLK Duty Cycle
T60 (T
MCLK_DC
)
35
65
%
MCLK period
T61 (T
MCLK_PR
)
20
ns
RMII
Mode - 50 MHz
MCLK period
T61 (T
MCLK_PR
)
8
ns
SMII
Mode - 125 MHz
MCLK slope
T62 (T
MCLK_SL
)
3
V/ns
MCLK jitter
T63 (T
MCLK_JIT
)
100
ps
Peak
1. The MCLK frequency shall be ±50 PPM.
2. Trace characteristic impedance (Z
0
), 60W ±10%.
T60
T60
T61
1.4v
T62
T62
90%
10%
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LXT9781 | Interface IC |
| LXT9781BC | LAN TRANSCEIVER|OCTAL|BGA|272PIN|PLASTIC |
| LXT9781HC | LAN TRANSCEIVER|OCTAL|QFP|208PIN|PLASTIC |
| LXT9782 | Interface IC |
| LXT9782BC | LAN TRANSCEIVER|OCTAL|BGA|272PIN|PLASTIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LXT9763 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Fast Ethernet 10/100 Hex Transceiver with Full MII |
| LXT9763HC | 制造商:LEVEL_ONE 功能描述: |
| LXT9763HC-B2 | 制造商:Intel 功能描述: |
| LXT9763HC-C4 | 制造商:Intel 功能描述: |
| LXT9781 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Interface IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。