- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369841 > LSI53C810A LSI53C810A PCI to SCSI I/O Processor technical manual v2.1 3/01 PDF資料下載
參數(shù)資料
| 型號： | LSI53C810A |
| 英文描述： | LSI53C810A PCI to SCSI I/O Processor technical manual v2.1 3/01 |
| 中文描述： | LSI53C810A的PCI到SCSI I / O處理器技術手冊2.1 3 / 01 |
| 文件頁數(shù)： | 87/166頁 |
| 文件大?。?/td> | 1330K |
| 代理商： | LSI53C810A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁當前第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
SAF-TE Module
3-39
3.4.3 Interrupts
The LSI53C040 block diagram, Figure 2.1 in the
LSI53C040 Enclosure
Services Processor Technical Manual
, illustrates the primary elements of
the chip: 80C32 microcontroller, DMA core, SCSI core, 8067 core,
SRAM, dual TWS interfaces. In addition to these components, the
LSI53C040 contains several timer registers and access to multipurpose
I/O (MPIO) lines. The 80C32 microcontroller core has six interrupt
sources: Timer 0, Timer 1, Timer 2, Serial Port, External 0, and
External 1. These interrupt sources are controlled by writes to the
Special Function Registers (SFR). The latter two interrupt sources,
External 0 and External 1, provide the means by which interrupts from
the other elements in the LSI53C040 chip can be processed.
The LSI53C040 provides three registers to route interrupts to one of the
two external interrupts. A bit in the Interrupt Status Register (Program
Tag INT_STATUS, 0xFE04) will go high when an interrupt of the
appropriate type is pending. The Interrupt Mask Register (Program Tag
INT_MASK, 0xFE0D) can be used to prevent an interrupt from being
seen (and therefore processed) by the microcontroller core. The Interrupt
Destination Register (Program Tag INT_DESTINATION, 0xFE0E) can be
used to route any of the interrupts to External Interrupt 0 or External
Interrupt 1. The SAF-TE source code disables all interrupts except SCSI
and DMA, and routes these to External Interrupt 1 and 0 respectively. As
implemented, the 80C32 microcontroller processes the following
interrupts as shown in
Table 3.13
.
Table 3.13
Interrupts Processed by 80C32 Microcontroller
Interrupt
Pin
Vector
Address
safte.c
0
0x0003
External 0 (mapped to DMA Interrupts, if enabled)
1
0x000B
Timer 0 (SFRs 0x88–0x8A and 0x8C)
2
0x0013
External 1 (mapped to SCSI Interrupts)
3
0x001B
Timer 1 (SFR 0x88, 0x89, 0x8B, and 0x8D)
4
0x0023
Serial Port (SFR 0x98)
5
0x002B
Timer 2 (SFRs 0xC8, 0xCA–0xCD)
相關PDF資料 |
PDF描述 |
|---|---|
| LSI53C810AE | LSI53C810AE single-chip PCI-SCSI controller |
| LSI53C825AE | LSI53C825AE single-chip PCI-SCSI controller |
| LSI53C860 | LSI53C860 PCI to Ultra SCSI I/O Processor technical manual v2.1 4/01 |
| LSI53C860E | Controller Miscellaneous - Datasheet Reference |
| LSI53C875A | LSI53C875A PCI to Ultra SCSI Controller technical manual v2.0 12/00 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| LSI53C810AE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LSI53C810AE single-chip PCI-SCSI controller |
| LSI53C825A/825AE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LSI53C825A/825AE PCI to Ultra SCSI I/O Processor technical manual v3.1 1/01 |
| LSI53C825A-160QFP | 制造商:LSI Corporation 功能描述: |
| LSI53C825AE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LSI53C825AE single-chip PCI-SCSI controller |
| LSI53C825AJ-160QFP | 制造商:LSI Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。