- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377640 > LFX500B-3F900C (Lattice Semiconductor Corporation) The ispXPGA architecture PDF資料下載
參數(shù)資料
| 型號： | LFX500B-3F900C |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | The ispXPGA architecture |
| 中文描述： | 在ispXPGA架構(gòu) |
| 文件頁數(shù)： | 39/89頁 |
| 文件大小： | 941K |
| 代理商： | LFX500B-3F900C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁當(dāng)前第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁
Lattice Semiconductor
ispXPGA Family Data Sheet
39
ispXP sysCONFIG Port Timing Speci
fi
cations
Boundary Scan Timing
Symbol
Timing Parameter
Min.
Typ.
Max.
Units
sysCONFIG Write Cycle Timing
t
SUCS
t
HCS
t
SUWD
t
HWD
t
PRGM
t
WINIT
t
IODISS
t
WRDY
t
IOENSS
t
WH
t
WL
f
MAXW
sysCONFIG Read Cycle Timing
Input setup time of CS to CCLK rise
12
—
—
ns
Hold time of CS to CCLK Rise
0
—
—
ns
Input setup time of write data to CCLK rise
12
—
—
ns
Hold time of write data to CCLK rise
0
—
—
ns
Low time to reset device SRAM
5
—
50
ns
INIT pulse width
4
—
—
ms
User I/O disable
—
—
30
ns
Time to write data into SRAM
—
—
4
ms
User I/O enable
—
—
30
ns
Write clock High pulse width
12
—
—
ns
Write clock Low pulse width
12
—
—
ns
Write f
MAX
—
—
25
MHz
t
HREAD
t
SUREAD
t
RH
t
RL
f
MAXR
t
CORD
Hold time of READ to CCLK rise
0
—
—
ns
Input setup time of READ High to CCLK rise
30
—
—
ns
READ clock high pulse width
12
—
—
ns
READ clock low pulse width
15
—
—
ns
Read f
MAX
Clock to out for read data
—
—
25
MHz
—
—
25
ns
Parameter
Description
Min.
Max.
Units
t
BTCP
t
BTCPH
t
BTCPL
t
BTS
t
BTH
t
BTRF
t
BTCO
t
BTCODIS
t
BTCOEN
t
BTCRS
t
BTCRH
t
BUTCO
t
BTUODIS
t
BTUPOEN
TCK [BSCAN] Clock Pulse Width
40
—
ns
TCK [BSCAN] Clock Pulse Width High
20
—
ns
TCK [BSCAN] Clock Pulse Width Low
20
—
ns
TCK [BSCAN] Setup Time
8
—
ns
TCK [BSCAN] Hold Time
10
—
ns
TCK [BSCAN] Rise/Fall Time
50
—
mV/ns
TAP Controller Falling Edge of Clock to Valid Output
—
18
ns
TAP Controller Falling Edge of Clock to Valid Disable
—
18
ns
TAP Controller Falling Edge of Clock to Valid Enable
—
18
ns
BSCAN Test Capture Register Setup Time
8
—
ns
BSCAN Test Capture Register Hold Time
25
—
ns
BSCAN Test Update Register, Falling Edge of Clock to Valid Output
—
45
ns
BSCAN Test Update Register, Falling Edge of Clock to Valid Disable
—
20
ns
BSCAN Test Update Register, Falling Edge of Clock to Valid Enable
—
20
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LFX125C-3F900C | The ispXPGA architecture |
| LFX125B-3F900I | The ispXPGA architecture |
| LFX125B-4F900I | The ispXPGA architecture |
| LFX200B-4F900I | The ispXPGA architecture |
| LFX500B-4F900I | The ispXPGA architecture |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LFX500B-3F900I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-3FE680C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-3FE680I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-3FH516C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-3FH516I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。