- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄377640 > LFX500B-3F900C (Lattice Semiconductor Corporation) The ispXPGA architecture PDF資料下載
參數(shù)資料
| 型號(hào)： | LFX500B-3F900C |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | The ispXPGA architecture |
| 中文描述： | 在ispXPGA架構(gòu) |
| 文件頁(yè)數(shù)： | 29/89頁(yè) |
| 文件大?。?/td> | 941K |
| 代理商： | LFX500B-3F900C |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)當(dāng)前第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)
Lattice Semiconductor
ispXPGA Family Data Sheet
29
ispXPGA EBR Timing Parameters
Parameter
Description
-4
-3
Units
Min.
Max.
Min.
Max.
Synchronous Write
t
EBSWAD_S
t
EBSWAD_H
t
EBSWCPW
t
EBSWWE_S
t
EBSWWE_H
t
EBSWD_S
t
EBSWD_H
Synchronous Read
Address Setup Delay
0.61
—
0.70
—
ns
Address Hold Delay
-0.39
—
-0.33
—
ns
Clock Pulse Width
—
3.40
—
3.91
ns
Write Enable Setup Time
-0.12
—
-0.10
—
ns
Write Enable Hold Time
0.16
—
0.18
—
ns
Data Setup Time
0.28
—
0.32
—
ns
Data Hold Time
-0.26
—
-0.22
—
ns
t
EBSR_CO
t
EBSRAD_S
t
EBSRAD_H
t
EBSRCPW
t
EBSRCE_S
t
EBSRCE_H
t
EBSRWE_S
t
EBSRWE_H
t
EBSRWEEN
t
EBSRWEDIS
t
EBSREN
t
EBSRDIS
Asynchronous Read
Clock to Data Delay
—
2.19
—
2.52
ns
Address Setup Delay
0.10
—
0.12
—
ns
Address Hold Delay
-0.07
—
-0.06
—
ns
Clock Pulse Width
—
3.40
—
3.91
ns
Clock Enable Setup Time
-1.71
—
-1.45
—
ns
Clock Enable Hold Time
1.69
—
1.94
—
ns
Write Enable Setup Time
-0.17
—
-0.14
—
ns
Write Enable Hold Time
0.12
—
0.14
—
ns
Write Enable to Data Enable Time
—
1.05
—
1.21
ns
Write Enable to Data Disable Time
—
1.02
—
1.17
ns
Output Enable to Data Enable Time
—
1.05
—
1.21
ns
Output Enable to Data Disable Time
—
0.86
—
0.99
ns
t
EBARADO
t
EBARAD_H
t
EBARWEEN
t
EBARWEDIS
t
EBAREN
t
EBARDIS
Address to New Valid Data Delay
—
2.46
—
2.83
ns
Address to Previous Valid Data Delay
—
2.17
—
2.50
ns
Write Enable to Data Enable Time
—
1.04
—
1.20
ns
Write Enable to Data Disable Time
—
1.01
—
1.16
ns
Output Enable to Data Enable Time
—
1.05
—
1.21
ns
Output Enable to Data Disable Time
—
0.86
—
0.99
ns
Timing v.2.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LFX125C-3F900C | The ispXPGA architecture |
| LFX125B-3F900I | The ispXPGA architecture |
| LFX125B-4F900I | The ispXPGA architecture |
| LFX200B-4F900I | The ispXPGA architecture |
| LFX500B-4F900I | The ispXPGA architecture |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LFX500B-3F900I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-3FE680C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-3FE680I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-3FH516C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-3FH516I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。