- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9227 > ISPPAC-CLK5308S-01TN48C (Lattice Semiconductor Corporation)IC BUFFER FANOUT 8OUTPUT 48TQFP PDF資料下載
參數(shù)資料
| 型號： | ISPPAC-CLK5308S-01TN48C |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 3/56頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC BUFFER FANOUT 8OUTPUT 48TQFP |
| 標準包裝： | 250 |
| 系列： | ispClock™ |
| 類型： | 時鐘發(fā)生器，扇出配送，零延遲緩沖器 |
| PLL： | 帶旁路 |
| 輸入： | HSTL，LVCMOS，LVDS，LVPECL，LVTTL，SSTL |
| 輸出： | eHSTL，HSTL，LVCMOS，LVTTL，SSTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:8 |
| 差分 - 輸入:輸出： | 是/無 |
| 頻率 - 最大： | 267MHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-LQFP |
| 供應商設備封裝： | 48-TQFP（7x7） |
| 包裝： | 托盤 |
| 其它名稱： | 220-1000 |
第1頁第2頁當前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
Lattice Semiconductor
ispClock5300S Family Data Sheet
11
Performance Characteristics – PLL
Symbol
Parameter
Conditions
Min.
Typ.
Max.
Units
fREF, fFBK
Reference and feedback input
frequency range
8
267
MHz
tCLOCKHI,
tCLOCKLO
Reference and feedback input
clock HIGH and LOW times
1.25
ns
tRINP,
tFINP
Reference and feedback input
rise and fall times
Measured between 20% and 80%
levels
5ns
fPFD
Phase detector input frequency
range
8
267
MHz
fVCO
VCO operating frequency
160
400
MHz
VDIV
Output divider range (Power of
2)
132
fOUT
Output frequency range
1
Fine Skew Mode
5
267
MHz
Coarse Skew Mode
2.5
200
MHz
tJIT (cc)
Output adjacent-cycle jitter
5
(1000 cycle sample)
fPFD ≥ 100MHz
70
ps (p-p)
tJIT (per)
Output period jitter
5
(10000 cycle sample)
fPFD ≥ 100MHz
9
ps (RMS)
tJIT(φ)
Reference clock to output jitter
5
(2000 cycle sample)
fPFD ≥ 100MHz
50
ps (RMS)
tφ
Static phase offset
4
PFD input frequency ≥100MHz
3
-40
100
ps
tφDYN
Dynamic phase offset
100MHz, Spread Spectrum
Modulation index = 0.5%
28
ps
DCERR
Output duty cycle error
Output type LVCMOS 3.3V
2
fOUT >100 MHz
47
53
%
tPDBYPASS
Reference clock to output
propagation delay
V=1
6.5
ns
tPD_FOB
Reference to output propagation
delay in Non-Zero Delay Buffer
Mode
V=1
2.5
3.5
5
ns
tDELAY
Reference to output delay with
internal feedback mode
3
V=1
500
ps
tLOCK
PLL lock time
From Power-up event
150
s
From RESET event
15
s
tRELOCK
PLL relock time
To same reference frequency
15
s
To different frequency
150
s
PSR
Power supply rejection, period
jitter vs. power supply noise
fIN = fOUT = 100MHz
VCCA = VCCD = VCCO modulated with
100kHz sinusoidal stimulus
0.05
1. In PLL Bypass mode (PLL_BYPASS = HIGH), output will support frequencies down to 0Hz (divider chain is a fully static design).
3. Input and outputs LVCMOS mode
4. Inserted feedback loop delay < 7ns
5. Measured with fOUT = 100MHz, fVCO = 400MHz, input and output interface set to LVCMOS.
ps(RMS)
mV(p-p)
相關PDF資料 |
PDF描述 |
|---|---|
| ADF4360-8BCPZRL7 | IC SYNTHESIZER VCO 24-LFCSP |
| VI-2TW-MW | CONVERTER MOD DC/DC 5.5V 100W |
| ADF4360-9BCPZRL7 | IC SYNTHESIZER W/ADJ VCO 24LFCSP |
| X9317WV8Z-2.7T1 | IC XDCP SGL 100TAP 10K 8-TSSOP |
| X9317WM8Z-2.7T1 | IC XDCP SGL 100TAP 10K 8-MSOP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ISPPACCLK5308S-01TN48C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ispPAC-CLK5308S-01TN48I | 功能描述:時鐘驅(qū)動器及分配 ISP 0 Delay Unv Fan- Out Buf-Sngl End I RoHS:否 制造商:Micrel 乘法/除法因子:1:4 輸出類型:Differential 最大輸出頻率:4.2 GHz 電源電壓-最大: 電源電壓-最小:5 V 最大工作溫度:+ 85 C 封裝 / 箱體:SOIC-8 封裝:Reel |
| ISPPACCLK5308S-01TN48I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5308S-01TN64C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
| ISPPACCLK5308S-01TN64I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable, Zero-Delay, Universal Fan-Out Buffer, Single-Ended |
發(fā)布緊急采購，3分鐘左右您將得到回復。