- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1924 > IDT82V2108BBG (IDT, Integrated Device Technology Inc)IC FRAMER T1/J1/E1 8CH 144-BGA PDF資料下載
參數(shù)資料
| 型號(hào)： | IDT82V2108BBG |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁(yè)數(shù)： | 283/292頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC FRAMER T1/J1/E1 8CH 144-BGA |
| 標(biāo)準(zhǔn)包裝： | 10 |
| 控制器類型： | T1/E1/J1 調(diào)幀器 |
| 接口： | 并聯(lián) |
| 電源電壓： | 2.97 V ~ 3.63 V |
| 電流 - 電源： | 160mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-BGA |
| 供應(yīng)商設(shè)備封裝： | 144-PBGA（13x13） |
| 包裝： | 托盤 |
| 其它名稱： | 82V2108BBG |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)當(dāng)前第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)
IDT82V2108
T1 / E1 / J1 OCTAL FRAMER
Functional Description
80
March 5, 2009
When CRC-4 Multi-Frame is generated, the International bits of
Frame 13 & 15 (E1 & E2 bits) are used for FEBE indication only if the
FEBEDIS (b2, E1-040H) is logic 0. When there are CRC calculated
errors in SMF I or SMF II in the received data stream, a logic 0 will be
automatically replaced in the E1 or the E2 bit for indication respectively.
When the received data is out of CRC-4 Multi-Frame synchronization,
the E1 and E2 bits can be forced to be logic 0 or logic 1, as determined
by the OOCMFE0 (b1, E1-00EH).
When Signaling Multi-Frame is generated, the 6th bit of TS16 of
frame 0 (Y bit) is for Signaling Multi-Frame Alarm Indication. A logic 1 in
the Y bit means the Signaling Multi-Frame Alarm. However, the value of
the Y bit can be forced to be logic 0 or logic 1 by the MFAIS (b2, E1-
041H).
3.15.1.3
Control Over International / National / Extra Bits
After the Basic Frame is generated, the International bits (the first
bit in TS0) can be replaced when the INDIS (b1, E1-040H) is logic 0.
The setting in the Si[1:0] (b7~6, E1-042H), the CRC-4 Multi-Frame
and FEBE signal can all replace the International bits. Their priorities are
controlled by the GENCRC (b4, E1-040H) and the FEBEDIS (b2, E1-
040H) and illustrated in Table 37.
When the setting in the SaX[1:4] (b3~0, E1-047H) is activated by
the corresponding SaX_EN[1:4] (b7~4, E1-047H), it will replace the data
on the National bits whose position is selected by the SaSEL[2:0] (b7~5,
E1-046H).
When Signaling Multi-Frame is generated, the extra bits (bits 4, 6 &
7 in TS16 of Frame 0 of the Signaling Multi-Frame) will be replaced with
the setting in the X[2:0] (b0~1 & b3, E1-043H) if the XDIS (b0, E1-040H)
is logic 0.
3.15.1.4
Diagnostics
For diagnostic purposes, three kinds of data inversion can be exe-
cuted:
1. When Basic Frame is generated, the FAS can be inverted from
‘0011011’ to ‘1100100’ by setting the FPATINV (b6, E1-041H);
2. When Basic Frame is generated, the 2nd bit of the NFAS can be
inverted from ‘1’ to ‘0’ by setting the SPLRINV (b5, E1-041H);
3. When Signaling Multi-Frame is generated, the Signaling Multi-
Frame alignment pattern can be inverted from ‘0000’ to ‘1111’ by setting
the SPATINV (b4, E1-041H).
Of all the operations, transmitting all ones take the highest priority.
All ones will be transmitted only in TS16 when the TS16AIS (b1, E1-
041H) is set. All ones will also be transmitted on all the time slots when
the AIS (b0, E1-041H) is set.
A FIFO is employed in the Frame Generator to store the data
stream to be transmitted. The FIFO can be initiated by setting the
FRESH (b7, E1-040H).
3.15.1.5
Interrupt Summary
The interrupt sources are summarized in Table 38. When the condi-
tions are met, the corresponding Interrupt Status bit will be logic 1. Then
the interrupt will occur on the INT pin if the Interrupt Enable bit is logic 1.
Table 36: Remote Alarm Indication
REMAIS(b3, E1-041H) AUTOYELLOW(b3, E1-000H) G706RAI(b0, E1-00EH)
Remote Alarm Indication Signal
1
-
Manually force the remote alarm indication signal to be logic 1.
01
0
(per ETSI) The RAI is transmitted when any of the four conditions occurs in the
received data stream: 1. out of Basic Frame; 2. during AISD; 3. in CRC-4 to non-
CRC-4 interworking; 4. the offline searching is out of Basic Frame synchronization.
1
(per Annex B of G.706) The RAI is transmitted when any of the two conditions
occurs in the received data stream: 1. out of Basic Frame; 2. during AISD.
0
-
The RAI is not transmitted, that is, logic 0 is forced to transmit in its position.
Table 37: Content in International Bits (when the INDIS [b1, E1-040H] is logic 0)
GENCRC(b4, E1-040H) FEBEDIS(b2, E1-040H)
Data on the International Bits
0-
The international bits of the FAS frame represent the setting in the Si[1] (b7, E1-042H), while the international bits
of the NFAS frame represent the setting in the Si[0] (b6, E1-042H).
10
The international bits of the FAS frame represent the calculated CRC-4 bits; the international bits of the former six
NFAS frames represent the CRC-4 alignment sequence (001011). The other two international bits in Frame 13 &
15 represent whether there are CRC-4 calculated errors in the received data stream (FEBE).
11
The international bits of the FAS frame represent the calculated CRC-4 bits; the international bits of the former six
NFAS frames represent the CRC-4 alignment sequence (001011). The other two international bits in Frame 13 &
15 represent the setting in the Si[1:0] (b7~6, E1-042H) respectively.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT82V2604BBG | IC INVERSE MUX 4CH ATM 208-BGA |
| IDT82V2608BBG | IC INVERSE MUX 8CH ATM 208-BGA |
| IDT82V2616BBG | IC INVERSE MUX 16CH ATM 272-PBGA |
| IDT88K8483BRI | IC SPI-4 EXCHANGE 3PORT 672-BGA |
| IDT88P8341BHI | IC SPI3-SPI4 EXCHANGE 820-PBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82V2108PX | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PX8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PXG | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2108PXG8 | 功能描述:IC FRAMER T1/J1/E1 8CH 128-PQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| IDT82V2604 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:INVERSE MULTIPLEXING FOR ATM IDT82V2604 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。