- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296206 > IDT72V3640L39268BBGI (INTEGRATED DEVICE TECHNOLOGY INC) 1K X 36 OTHER FIFO, 5 ns, PBGA144 PDF資料下載
參數(shù)資料
| 型號： | IDT72V3640L39268BBGI |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | FIFO |
| 英文描述： | 1K X 36 OTHER FIFO, 5 ns, PBGA144 |
| 封裝： | 13 X 13 MM, 1 MM PITCH, GREEN, PLASTIC, BGA-144 |
| 文件頁數(shù)： | 20/46頁 |
| 文件大?。?/td> | 453K |
| 代理商： | IDT72V3640L39268BBGI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當(dāng)前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
27
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
IDT72V3640/50/60/70/80/90 3.3V HIGH DENSITY SUPERSYNC IITM 36-BIT FIFO
1,024 x 36, 2,048 x 36, 4,096 x 36, 8,192 x 36, 16,384 x 36 and 32,768 x 36
NOVEMBER 2, 2005
Figure 8. Read Cycle, Empty Flag and First Data Word Latency Timing (IDT Standard Mode)
NOTES:
1. tSKEW1 is the minimum time between a rising WCLK edge and a rising RCLK edge to guarantee that
EF will go HIGH (after one RCLK cycle plus tREF). If the time between the rising edge
of WCLK and the rising edge of RCLK is less than tSKEW1, then
EF deassertion may be delayed one extra RCLK cycle.
2.
LD = HIGH.
3. First data word latency = tSKEW1 + 1*TRCLK + tREF.
NOTES:
1. tSKEW1 is the minimum time between a rising RCLK edge and a rising WCLK edge to guarantee that
FF will go HIGH (after one WCLK cycle pus tWFF). If the time between
the rising edge of the RCLK and the rising edge of the WCLK is less than tSKEW1, then the
FF deassertion may be delayed one extra WCLK cycle.
2.
LD = HIGH, OE = LOW, EF = HIGH
Figure 7. Write Cycle and Full Flag Timing (IDT Standard Mode)
NO OPERATION
RCLK
REN
4667 drw13
EF
tCLK
tCLKH
tCLKL
t
tREF
tA
tOLZ
tOE
Q0 - Qn
OE
WCLK
(1)
tSKEW1
WEN
D0 - Dn
tENS
tENH
tDS
tDH
D0
1
2
tOLZ
NO OPERATION
LAST WORD
D0
D1
tENS
tENH
tDS
tDH
tOHZ
LAST WORD
tREF
tENH
tENS
tA
tREF
tENS
tENH
D0 - Dn
WEN
RCLK
REN
tENH
Q0 - Qn
DATA READ
NEXT DATA READ
DATA IN OUTPUT REGISTER
tSKEW1
(1)
4667 drw12
WCLK
NO WRITE
1
2
1
2
tDS
NO WRITE
tWFF
tA
tENS
tSKEW1
(1)
tDS
tA
D X
tDH
tCLK
tCLKH
tCLKL
DX+1
tWFF
tDH
FF
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT79R4600-133MD | 64-BIT, 133 MHz, RISC PROCESSOR, PQFP208 |
| IDT79RV4400SC-67GL447 | 64-BIT, 67 MHz, RISC PROCESSOR, CPGA447 |
| IDT79RV4400SC-100GL447 | 64-BIT, 100 MHz, RISC PROCESSOR, CPGA447 |
| IDT7M7004S75CH | 128K X 8 EEPROM 5V MODULE, 75 ns, CPGA66 |
| IFD010P2SAXXXXX | 5 Mbps, IDE COMPATIBLE, FLASH MEMORY DRIVE CONTROLLER, XMA68 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72V3640L6BB | 功能描述:IC FIFO SS 1024X36 6NS 144-BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V3640L6BB8 | 功能描述:IC FIFO SS 1024X36 6NS 144-BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V3640L6BBG | 制造商:Integrated Device Technology Inc 功能描述:FIFO Mem Sync Dual Depth/Width Uni-Dir 1K x 36 144-Pin BGA |
| IDT72V3640L6PF | 功能描述:IC FIFO SS 1024X36 6NS 128-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V3640L6PF8 | 功能描述:IC FIFO SS 1024X36 6NS 128-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。