參數(shù)資料
型號(hào)： ICSSSTUF32866EHLFT
廠商： INTEGRATED DEVICE TECHNOLOGY INC
元件分類： 鎖存器
英文描述： SSTU SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PBGA96
封裝： GREEN, MO-205CC, LFBGA-96
文件頁(yè)數(shù)： 25/27頁(yè)
文件大?。?/td> 310K
代理商： ICSSSTUF32866EHLFT
7
ICSSSTUF32866E
1038B—05/03/05
Figure 6 — Parity logic diagram for 1:1 register configuration (positive logic); C0=0, C1=0
2. Device standard (cont'd)
2.6 Logic diagram (cont'd)
D
CK
R
G2
RST#
Q2Q3,
Q5Q6,
Q8Q25
J1
CK#
H1
CK
Parity
Generator
22
D2
A2
PPO
QERR#
D2D3,
D5D6,
D8D25
D2D3,
D5D6,
D8D25
LPS0
(internal node)
D2D3,
D5D6,
D8-D25
22
PAR_IN
G1
1
0
22
R
CK
2Bit
Counter
A3, T3
V REF
0
1
C0
G6
C1
G5
LPS1
(internal node)
CE
D
CK
R
D
CK
R
D
CK
R
D
CK
R
0
1
CE
Q
QQ
Q
相關(guān)PDF資料
PDF描述
ICSSSTVA16859CK-LF SSTV SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, QCC56
ICSSSTVA16859CK SSTV SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, QCC56
ICSSSTVA16859CGLF-T SSTV SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO64
ICSSSTVA16859CKLF SSTV SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, QCC56
ICSSTV16859BG-T SSTV SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO64
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICSSSTV16857 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer
ICSSSTV16857CG-T 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer
ICSSSTV16857YG-T 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer
ICSSSTV16857YL-T 制造商:ICS 制造商全稱:ICS 功能描述:DDR 14-Bit Registered Buffer
ICSSSTV16859 制造商:ICS 制造商全稱:ICS 功能描述:DDR 13-Bit to 26-Bit Registered Buffer
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*