- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17047 > EVAL-AD7366SDZ (Analog Devices Inc)BOARD EVAL FOR AD7366 PDF資料下載
參數(shù)資料
| 型號： | EVAL-AD7366SDZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 28/29頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL FOR AD7366 |
| 標準包裝： | 1 |
| 系列： | iCMOS® |
| ADC 的數(shù)量： | 2 |
| 位數(shù)： | 12 |
| 采樣率（每秒）： | 1M |
| 數(shù)據(jù)接口： | 串行 |
| 輸入范圍： | ±10 V |
| 在以下條件下的電源（標準）： | 70mW @ 1MSPS |
| 工作溫度： | -40°C ~ 85°C |
| 已用 IC / 零件： | AD7366 |
| 已供物品： | 板 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁
AD7366/AD7367
Rev. D | Page 7 of 28
TIMING SPECIFICATIONS
AVCC = DVCC = 4.75 V to 5.25 V, VDD = 11.5 V to 16.5 V, VSS = 16.5 V to 11.5 V, VDRIVE = 2.7 V to 5.25 V, TA = 40°C to +85°C,
unless otherwise noted.1
Table 4.
Parameter
Limit at T
MIN, TMAX
Unit
Test Conditions/Comments
2.7 V ≤ V
DRIVE < 4.75 V
4.75 V ≤ V
DRIVE ≤ 5.25 V
t
CONVERT
Conversion time, internal clock; CNVST falling edge to
BUSY falling edge
680
ns max
AD7367
610
ns max
AD7366
f
SCLK
10
kHz min
Frequency of serial read clock
35
48
MHz max
t
QUIET
30
ns min
Minimum quiet time required between the end of serial
read and the start of the next conversion
t
1
10
ns min
Minimum CNVST low pulse
t
2
40
ns min
CNVST falling edge to BUSY rising edge
t
3
0
ns min
BUSY falling edge to MSB, valid when CS is low for t4 prior
to BUSY going low
t
4
10
ns max
Delay from CS falling edge until Pin 1 (DOUTA) and Pin 23
(D
OUTB) are three-state disabled
20
14
ns max
Data access time after SCLK falling edge
t
6
7
ns min
SCLK to data valid hold time
t
7
0.3 × t
SCLK
0.3 × t
SCLK
ns min
SCLK low pulse width
t
8
0.3 × t
SCLK
0.3 × t
SCLK
ns min
SCLK high pulse width
t
9
10
ns max
CS rising edge to DOUTA, DOUTB, high impedance
t
POWER-UP
70
s max
Power-up time from shutdown mode; time required
between CNVST rising edge and CNVST falling edge
1 Sample tested during initial release to ensure compliance. All input signals are specified with t
R = tF = 5 ns (10% to 90% of VDRIVE) and timed from a voltage level of 1.6 V.
All timing specifications are with a 25 pF load capacitance. With a load capacitance greater than 25 pF, a digital buffer or latch must be used. See the Terminology
section, Figure 25, and Figure 26.
2 The time required for the output to cross is 0.4 V or 2.4 V.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EBC15DRTS-S734 | CONN EDGECARD 30POS DIP .100 SLD |
| EBC43DCMD | CONN EDGECARD 86POS .100 WW |
| ESC06DRTN-S734 | CONN EDGECARD 12POS DIP .100 SLD |
| EVAL-AD7328SDZ | BOARD EVAL FOR AD7328 |
| ESC06DRTH-S734 | CONN EDGECARD 12POS DIP .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-AD7367CBZ | 制造商:AD 制造商全稱:Analog Devices 功能描述:True Bipolar Input, Dual 1 レs, 12-/14-Bit, 2-Channel SAR ADCs |
| EVAL-AD7367SDZ | 功能描述:數(shù)據(jù)轉(zhuǎn)換 IC 開發(fā)工具 EVALUATION CONTROL BOARD I.C. RoHS:否 制造商:Texas Instruments 產(chǎn)品:Demonstration Kits 類型:ADC 工具用于評估:ADS130E08 接口類型:SPI 工作電源電壓:- 6 V to + 6 V |
| EVAL-AD7376EBZ | 功能描述:BOARD EVAL FOR AD7376 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標準包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
| EVAL-AD7400AEBZ | 制造商:Analog Devices 功能描述:EVALUATION BOARD I.C. - Bulk |
| EVAL-AD7400AEDZ | 功能描述:BOARD EVAL AD7400A RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估板 - 模數(shù)轉(zhuǎn)換器 (ADC) 系列:iCoupler® 產(chǎn)品培訓模塊:Obsolescence Mitigation Program 標準包裝:1 系列:- ADC 的數(shù)量:1 位數(shù):12 采樣率（每秒）:94.4k 數(shù)據(jù)接口:USB 輸入范圍:±VREF/2 在以下條件下的電源（標準）:- 工作溫度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，軟件 |
發(fā)布緊急采購，3分鐘左右您將得到回復。