- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299033 > EPM7128ABC100-6 (ALTERA CORP) EE PLD, 6 ns, PBGA100 PDF資料下載
參數(shù)資料
| 型號： | EPM7128ABC100-6 |
| 廠商： | ALTERA CORP |
| 元件分類： | PLD |
| 英文描述： | EE PLD, 6 ns, PBGA100 |
| 文件頁數(shù)： | 20/51頁 |
| 文件大小： | 1559K |
| 代理商： | EPM7128ABC100-6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當(dāng)前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁
Altera Corporation
621
MAX 7000A Programmable Logic Device Family Data Sheet
Preliminary Information
AC operating conditions.
Table 13. EPM7128A External Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
-6
-7
-10
-12
Min
Max
Min
Max
Min
Max
Min
Max
tPD1
Input to non-registered
output
C1 = 35 pF
6.0
7.5
10.0
12.0
ns
tPD2
I/O input to non-
registered output
C1 = 35 pF
6.0
7.5
10.0
12.0
ns
tSU
Global clock setup time
4.2
5.3
7.0
8.5
ns
tH
Global clock hold time
0.0
ns
tFSU
Global clock setup time
of fast input
2.5
3.0
ns
tFH
Global clock hold time of
fast input
0.0
ns
tCO1
Global clock to output
delay
C1 = 35 pF
1.0
3.7
1.0
4.6
1.0
6.1
1.0
7.3
ns
tCH
Global clock high time
3.0
4.0
5.0
ns
tCL
Global clock low time
3.0
4.0
5.0
ns
tASU
Array clock setup time
1.9
2.4
3.1
3.8
ns
tAH
Array clock hold time
1.5
2.2
3.3
4.3
ns
tACO1
Array clock to output
delay
C1 = 35 pF
1.0
6.0
1.0
7.5
1.0
10.0
1.0
12.0
ns
tACH
Array clock high time
3.0
4.0
5.0
ns
tACL
Array clock low time
3.0
4.0
5.0
ns
tCNT
Minimum global clock
period
6.9
8.6
11.5
13.8
ns
fCNT
Maximum internal global
clock frequency
144.9
116.3
87.0
72.5
MHz
tACNT
Minimum array clock
period
6.9
8.6
11.5
13.8
ns
fACNT
Maximum internal array
clock frequency
144.9
116.3
87
72.5
MHz
fMAX
Maximum clock
frequency
166.7
125.0
100.0
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EPM7128ABC100-7 | EE PLD, 7.5 ns, PBGA100 |
| EPM7128ABI100-10 | EE PLD, 10 ns, PBGA100 |
| EPM7128ABI100-12 | EE PLD, 12 ns, PBGA100 |
| EPM7128ABI100-6 | EE PLD, 6 ns, PBGA100 |
| EPM7128ABI100-7 | EE PLD, 7.5 ns, PBGA100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7128AE | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Programmable Logic Device |
| EPM7128AEFC100-10 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128AEFC100-10N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128AEFC100-5 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7128AEFC100-5N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 128 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。