- 您現在的位置：買賣IC網 > PDF目錄376805 > DMC73C168 8Bit Single Chip Microcontroller PDF資料下載
參數資料
| 型號： | DMC73C168 |
| 英文描述： | 8Bit Single Chip Microcontroller |
| 中文描述： | 8位單芯片微控制器 |
| 文件頁數： | 61/90頁 |
| 文件大?。?/td> | 742K |
| 代理商： | DMC73C168 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁當前第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁
61
8Bit Single Chip Microcontroller
DMC73C167
high, the SDIR bit will be set to 1, and after the eighth SCL falling, the slave will
generate ACK on the SDA line. After every address and data cycle, INT5_2F is set,
and the INT5_2 interrupt is generated when it is enabled.
Notes:
1) If ACK is not generated by the master (NACK) when one byte of data is transferred,
the slave interrupt will not occur. At that point the master should initiate a stop cycle
or a restart cycle.
2) The slave flags (SEL/SDIR/GCALL) except INT5_2F will be cleared after the
slave receives the stop condition or restart condition.
3) INT5_1F is set when this device is used as the master.
Figure 5-13. Data Transfer in Slave Transmitter Mode
SCLK
*See Note 3
SDA
INT5_2F(1)
ACK by Slave
Start Condition
SDIR(1) Set
SEL(1) Set
*See Note 3
INT5_2F(1)
ACK by Master
7-Bit Addr. & 1-Bit Dir.
1
2
3
4
5
6
7
8
9
1
0
1
0
1
0
0
1
1 Byte Data by Slave
1
2
3
4
5
6
7
8
9
0
0
1
0
1
0
1
1
￡￡á￡￡×￡￡
發(fā)布緊急采購，3分鐘左右您將得到回復。