- 您現(xiàn)在的位置：買賣IC網 > PDF目錄380227 > CYV15G0204TRB-BGXC (CYPRESS SEMICONDUCTOR CORP) Independent Clock HOTLink II⑩ Dual Serializer and Dual Reclocking Deserializer PDF資料下載
參數(shù)資料
| 型號： | CYV15G0204TRB-BGXC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | 通信及網絡 |
| 英文描述： | Independent Clock HOTLink II⑩ Dual Serializer and Dual Reclocking Deserializer |
| 中文描述： | SPECIALTY TELECOM CIRCUIT, PBGA256 |
| 封裝： | 27 X 27 MM, 1.57 MM HEIGHT, LEAD FREE, TBGA-256 |
| 文件頁數(shù)： | 18/31頁 |
| 文件大?。?/td> | 389K |
| 代理商： | CYV15G0204TRB-BGXC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁
CYV15G0204TRB
Document #: 38-02101 Rev. *C
Page 18 of 31
Device Configuration Strategy
The following is a series of ordered events needed to load the
configuration latches on a per channel basis:
1. Pulse RESET Low after device power-up. This operation
resets all four channels. Initialize the JTAG state machine
to its reset state as detailed in
“JTAG Support” on page 19
.
2. Set the static latch banks for the target channel.
3. Set the dynamic bank of latches for the target channel.
Enable the Receive PLLs and transmit channels. If a
receive channel is enabled, set the channel for SMPTE data
reception (RXBISTA[1:0] = 01) or BIST data reception
(RXBISTA[1:0] = 10).
4. Reset the Phase Alignment Buffer for the target channel.
[Optional if phase align buffer is bypassed.]
Table 5. Device Control Latch Configuration Table
ADDR
Channel
Type
DATA6
DATA5
DATA4
DATA3
DATA2
DATA1
DATA0
Reset
Value
0
(0000b)
A
S
X
X
X
X
X
0
X
1011111
1
(0001b)
A
S
X
X
X
X
0
TXCKSELA
TXRATEA
1010110
2
(0010b)
A
D
X
X
X
TXBISTA
OE2A
OE1A
PABRSTA
1011001
3
(0011b)
B
S
X
X
X
X
X
0
X
1011111
4
(0100b)
B
S
X
X
X
X
0
TXCKSELB
TXRATEB
1010110
5
(0101b)
B
D
X
X
X
TXBISTB
OE2B
OE1B
PABRSTB
1011001
6
(0110b)
C
S
1
0
X
X
0
0
RXRATEC
1011111
7
(0111b)
C
S
SDASEL2C[1]
SDASEL2C[0]
SDASEL1C[1]
SDASEL1C[0]
X
X
TRGRATEC
1010110
8
(1000b)
C
D
RXBISTC[1]
RXPLLPDC
RXBISTC[0]
X
ROE2C
ROE1C
X
1011001
9
(1001b)
D
S
1
0
X
X
0
0
RXRATED
1011111
10
(1010b)
D
S
SDASEL2D[1]
SDASEL2D[0]
SDASEL1D[1]
SDASEL1D[0]
X
X
TRGRATED
1010110
11
(1011b)
D
D
RXBISTD[1]
RXPLLPDD
RXBISTD[0]
X
ROE2D
ROE1D
X
1011001
12
(1100b)
INTERNAL TEST REGISTERS
DO NOT WRITE TO THESE ADDRESSES
13
(1101b)
14
(1110b)
15
(1111b)
[+] Feedback
相關PDF資料 |
PDF描述 |
|---|---|
| CYV15G0401DXB | Quad HOTLink II Transceiver |
| CYV15G0401DXB-BGC | Quad HOTLink II Transceiver |
| CYV15G0401DXB-BGI | Quad HOTLink II Transceiver |
| CYV15G0404DXB | Independent Clock Quad HOTLink II⑩ Transceiver with Reclocker |
| CYV15G0404DXB-BGC | Independent Clock Quad HOTLink II⑩ Transceiver with Reclocker |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CYV15G0401DXB | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Quad HOTLink II⑩ Transceiver |
| CYV15G0401DXB-BGC | 功能描述:電信線路管理 IC Quad Ch Video COM RoHS:否 制造商:STMicroelectronics 產品:PHY 接口類型:UART 電源電壓-最大:18 V 電源電壓-最小:8 V 電源電流:30 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:VFQFPN-48 封裝:Tray |
| CYV15G0401DXB-BGI | 功能描述:電信線路管理 IC Quad Ch Video COM RoHS:否 制造商:STMicroelectronics 產品:PHY 接口類型:UART 電源電壓-最大:18 V 電源電壓-最小:8 V 電源電流:30 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:VFQFPN-48 封裝:Tray |
| CYV15G0401DXB-BGXC | 功能描述:電信線路管理 IC Quad Ch Video COM RoHS:否 制造商:STMicroelectronics 產品:PHY 接口類型:UART 電源電壓-最大:18 V 電源電壓-最小:8 V 電源電流:30 mA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:VFQFPN-48 封裝:Tray |
| CYV15G0401DXB-BGXI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Quad HOTLink II⑩ Transceiver |
發(fā)布緊急采購，3分鐘左右您將得到回復。