- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16461 > CDB4955A (Cirrus Logic Inc)EVALUATION BOARD FOR CS4955A PDF資料下載
參數(shù)資料
| 型號： | CDB4955A |
| 廠商： | Cirrus Logic Inc |
| 文件頁數(shù)： | 10/60頁 |
| 文件大小： | 0K |
| 描述： | EVALUATION BOARD FOR CS4955A |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 主要目的： | 視頻，視頻處理 |
| 嵌入式： | 是，其它 |
| 已用 IC / 零件： | CS4955 |
| 主要屬性： | NTSC/PAL 數(shù)字視頻編碼器 |
| 次要屬性： | 圖形用戶界面，RS-232 接口 |
| 已供物品： | 板 |
| 相關(guān)產(chǎn)品： | CS4954-CQZR-ND - IC VID ENCODER NTSC/PAL 48-TQFP 598-1682-ND - IC VIDEO ENCODER NTSC/PAL 48TQFP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
CS4954 CS4955
18
DS278F6
VSYNC stays low for 2.5 line-times and transitions
high with the beginning of line 315. Video input on
the V [7:0] pins is expected between line 336
through line 622.
5.2.7 Progressive Scan
The CS4954/5 supports a pseudo-progessive scan
mode for which “odd” and “even” numbered line
information is presented in “odd” numbered line
positions by varying the vertical blanking timing.
This preserves precise MPEG-2 frame rates of 30
and 25 frames per second. This mode is in contrast
to other digital video encoders, which commonly
support progressive scan by repetitively displaying
a 262 line field (524/525 lines for NTSC). The
common method is flawed: over time, the output
display rate will overrun a system-clock-locked
MPEG-2 decompressor and display a field twice
every 8.75 seconds.
5.2.8 NTSC Progressive Scan
VSYNC will transition low at line four to begin
field one and will remain low for three lines or
2574 pixel cycles (858 × 3). NTSC interlaced tim-
ing is illustrated in Figure 9. In this mode, the
CS4954/5 expects digital video input at the V [7:0]
pins for 240 lines beginning on active video line 22
and continuing through line 261.
NTSC Vertical Timing (odd field)
Line
HSYNC
VSYNC
FIELD
3
4
5
6
7
8
9
10
NTSC Vertical Timing (even field)
PAL Vertical Timing (odd field)
PAL Vertical Timing (even field)
264
265
266
267
268
269
270
271
265
1
2
3
4
5
6
7
311
312
313
314
315
316
317
318
Line
HSYNC
VSYNC
FIELD
Line
HSYNC
VSYNC
FIELD
Line
HSYNC
VSYNC
FIELD
Figure 6. Vertical Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-241-EX | CONVERTER MOD DC/DC 12V 75W |
| EB43-S0C2040X | CONN EDGEBOARD DUAL 40POS 3A |
| M3TTK-1436R | IDC CABLE - MSD14K/MC14M/MSD14K |
| GSM10DRTI-S13 | CONN EDGECARD 20POS .156 EXTEND |
| M3DYK-1006J | IDC CABLE - MKR10K/MC10G/MPD10K |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CDB-496122-EV2 | 制造商:Cirrus Logic 功能描述: |
| CDB496122-EV2 | 功能描述:音頻 IC 開發(fā)工具 Eval Bd CobraNet Trnspt/AdNtwrk Prcsr RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V |
| CDB49X | 制造商:Cirrus Logic 功能描述:EVAL BD - BASE BOARD FOR AUDIO DSP - Boxed Product (Development Kits) |
| CDB-5 | 功能描述:電線導(dǎo)管 5’ Brown RoHS:否 制造商:Panduit 類型:Slotted SideWall Open finger design wiring cut 材料:Polypropylene 顏色:Light Gray 大小: 最大光束直徑: 抗拉強(qiáng)度: 外部導(dǎo)管寬度:25 mm 外部導(dǎo)管高度:25 mm |
| CDB5012 | 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:Evaluation Board |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。