參數(shù)資料
型號: AMD-8111
英文描述: AMD-8111? HyperTransport? I/O Hub Revision Guide
中文描述: AMD的8111? HyperTransport的? I / O集線器修訂指南
文件頁數(shù): 86/378頁
文件大小: 3300K
代理商: AMD-8111
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁當前第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁
86
Functional Operation
Chapter 3
AMD-8111 HyperTransport I/O Hub Data Sheet
24674
Rev. 3.00
April 2003
AMD Preliminary Information
The MAC engine can be programmed to try to transmit the same frame again after a FIFO underflow.
The transmitter backoff logic can also be programmed to treat late collisions just like normal
collisions.
The status of each receive message is available in the appropriate Receive Message Descriptor
(RMD). All received frames are passed to the host regardless of any error.
During the reception, the FCS is generated on every nibble (including the dribbling bits) coming from
the MII, although the internally saved FCS value is only updated on each byte boundary. The MAC
engine ignores an extra nibble at the end of a message, which corresponds to dribbling bits on the
network medium. A framing or alignment error is reported to the user if an FCS error is detected and
there is an extra nibble in the message. If there is an extra nibble but no FCS error, no framing error is
reported.
3.10.4.3
Media Access Management
A basic requirement for all stations on the network is to provide fair access to the network. The IEEE
802.3/Ethernet protocols define a media access mechanism which permits all stations to access the
channel with equality. Any node can attempt to contend for the channel by waiting for a
predetermined time (Inter Packet Gap) after the last activity, before transmitting on the media. The
channel is a multidrop communications medium (with various topological configurations permitted),
which allows a single station to transmit and all other stations to receive. If two nodes simultaneously
contend for the channel, their signals interact causing loss of data, defined as a collision. It is the
responsibility of the MAC to attempt to avoid and to recover from collisions.
3.10.4.3.1 Medium Allocation
The IEEE standard 802.3, 1998 Edition, requires that the CSMA/CD MAC monitor the medium for
traffic by watching for carrier activity. When carrier is detected, the medium is considered busy, and
the MAC should defer to the existing message.
The standard allows an optional two-part deferral after a receive message. For details, see the IEEE
standard 802.3, 1998 Edition, 4.2.3.2.1.
The MAC engine implements the optional receive two part deferral algorithm, with an
InterFrameSpacing-Part1 (IFS1) time of 60 bit times and an InterFrameSpacingPart 2 time of 36 bit
times. The Inter Packet Gap (IPG) timer starts timing the 96-bit InterFrameSpacing after the receive
carrier is deasserted.
During the first part deferral (IFS1), the MAC engine defers any pending transmit frame and responds
to the receive message. If carrier sense or collision is detected during the first part of the gap, the IPG
counter is cleared to 0 continuously until carrier sense and collision are both deasserted, at which
point the IPG counter resumes the 96-bit time count once again. Once the IPG counter reaches the
IFS1 count (60-bit times), the MAC engine does not defer to a receive frame if a transmit frame is
pending. Instead, when the IPG count reaches 96-bit times, the transmitter starts transmitting, which
causes a collision. The MAC engine completes the preamble (64-bit) and jam (32-bit) sequence
before ceasing transmission and invoking the random backoff algorithm.
相關PDF資料
PDF描述
AMD-8131 AMD-8131 - AMD-8131 HyperTransport PCI-X Tunnel Data Sheet
AMD-8151 AMD-8151 - Preliminary AMD-8151 HyperTransport AGP3.0 Graphics Tunnel Data Sheet
AMD64 AMD64 Architecture Programmer's Manual Volume 1: Application Programming
AMDATHLON AMD Athlon - AMD Athlon Processor Model 4 Revision Guide
AMDATHLON64 AMD Athlon 64 - Report of Management on Processor Performance Benchmarks AMD Athlon 64 Processor 3200+
相關代理商/技術參數(shù)
參數(shù)描述
AMD-8111AC 制造商:Advanced Micro Devices 功能描述: 制造商:Advanced Micro Devices 功能描述:PCI BUS CONTROLLER, PBGA492
AMD-8111ACFW 制造商:Advanced Micro Devices 功能描述:
AMD-8111ACT 制造商:Rochester Electronics LLC 功能描述:- Tape and Reel
AMD-8111ACW 制造商:Advanced Micro Devices 功能描述:MPU 32-Bit CMOS 200MHz 3.3V 492-Pin BGA 制造商:Rochester Electronics LLC 功能描述:- Bulk
AMD-8131 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-8131 - AMD-8131 HyperTransport PCI-X Tunnel Data Sheet