參數資料
型號： AMD-8111
英文描述： AMD-8111? HyperTransport? I/O Hub Revision Guide
中文描述： AMD的8111？ HyperTransport的？ I / O集線器修訂指南
文件頁數： 148/378頁
文件大小： 3300K
代理商： AMD-8111
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁當前第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁
148
Registers
Chapter 4
AMD-8111 HyperTransport I/O Hub Data Sheet
24674
Rev. 3.00
April 2003
AMD Preliminary Information
HyperTransport
Link PHY Compensation Control Registers
DevA:0x[E8, E4, E0]
The HyperTransport PHY circuitry includes automatic compensation that is used to adjust the
electrical characteristics for the HyperTransport transmitters and receivers. There is one
compensation circuit for the receivers and one for each polarity of the transmitters. These registers
provide visibility into the calculated output of the compensation circuits, the ability to override the
calculated value with software-controlled values, and the ability to offset the calculated values with a
fixed difference. These registers specify the compensation parameters as follows:
DevA:0xE0: transmitter rising edge (P) drive strength compensation.
DevA:0xE4: transmitter falling edge (N) drive strength compensation.
DevA:0xE8: receiver impedance compensation.
For DevA:0x[E4, E0], higher values represent higher drive strength; the values range from 00h to 13h
(20 steps). For DevA:0xE8, higher values represent lower impedance; the values range from 00h to
1Fh (32 steps).
Note:
The default state of these registers is set by PWROK reset; assertion of RESET_L does not
alter any of the fields.
Default:
See below.
Attribute:
See below.
Bits
31
Description
Must be Low. Read-write. This bit is required to be Low at all times; setting it High results in unde
fi
ned
behavior.
30:21 Reserved.
20:16
CALCCOMP. Calculated compensation value.
Read-only. This provides the calculated value from
the auto compensation circuitry. The default value of this
fi
eld is not predictable.
15:7
Reserved.
6:5
CTL. HyperTransport
PHY control value.
Read-write. These two bits combine to specify the PHY
compensation value as follows:
CTL
Description
00b
Apply CALCCOMP directly as the compensation value.
01b
Apply DATA directly as the compensation value.
10b
Apply the sum of CALCCOMP and DATA as the compensation value. In DevA:0x[E4,
E0], if the sum exceeds 13h, then 13h is applied. In DevA:0x[E8], if the sum exceeds 1Fh, then 1Fh is
applied.
11b
Apply the difference of CALCCOMP minus DATA as the compensation value. If the
difference is less than 00h, then 00h is applied.
The default value of this
fi
eld (from PWROK reset) is controlled by DevB:3x48[CMPOVR]. If
CMPOVR = 0, the default is 00b. If CMPOVR = 1, the default is 01b.
4:0
DATA. HyperTransport PHY data value.
Read-write. This value is applied to the HyperTransport
PHY compensation as described in CTL. The default for DevA:0x[E4, E0] is 08h. The default for
DevA:0xE8 is 0Fh.
相關PDF資料
PDF描述
AMD-8131 AMD-8131 - AMD-8131 HyperTransport PCI-X Tunnel Data Sheet
AMD-8151 AMD-8151 - Preliminary AMD-8151 HyperTransport AGP3.0 Graphics Tunnel Data Sheet
AMD64 AMD64 Architecture Programmer＇s Manual Volume 1: Application Programming
AMDATHLON AMD Athlon - AMD Athlon Processor Model 4 Revision Guide
AMDATHLON64 AMD Athlon 64 - Report of Management on Processor Performance Benchmarks AMD Athlon 64 Processor 3200+
相關代理商/技術參數
參數描述
AMD-8111AC 制造商:Advanced Micro Devices 功能描述: 制造商:Advanced Micro Devices 功能描述:PCI BUS CONTROLLER, PBGA492
AMD-8111ACFW 制造商:Advanced Micro Devices 功能描述:
AMD-8111ACT 制造商:Rochester Electronics LLC 功能描述:- Tape and Reel
AMD-8111ACW 制造商:Advanced Micro Devices 功能描述:MPU 32-Bit CMOS 200MHz 3.3V 492-Pin BGA 制造商:Rochester Electronics LLC 功能描述:- Bulk
AMD-8131 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-8131 - AMD-8131 HyperTransport PCI-X Tunnel Data Sheet
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*