參數(shù)資料
型號： AMD-8111
英文描述： AMD-8111? HyperTransport? I/O Hub Revision Guide
中文描述： AMD的8111？ HyperTransport的？ I / O集線器修訂指南
文件頁數(shù)： 120/378頁
文件大小： 3300K
代理商： AMD-8111
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁當前第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁
120
Functional Operation
Chapter 3
AMD-8111 HyperTransport I/O Hub Data Sheet
24674
Rev. 3.00
April 2003
AMD Preliminary Information
3.10.14.3
Enabling Traffic Regulation
MAC Control Pause frame generation or half-duplex back pressure assertion is controlled by the host
CPU when it sets or clears the Flow Control Command (FCCMD) bit. When the FCCMD bit is set,
the receiver is considered to be in the ‘congested’ state. When the FCCMD bit is cleared, the receiver
is not considered to be congested.
If the controller is in the half-duplex mode and the BKPRS_EN bit is set, back pressure is asserted as
long as the receiver is in the congested state. If the controller is in the full-duplex mode, a MAC
Control Pause frame is automatically transmitted when the receiver enters the congested state, and
optionally a second Pause frame is transmitted when the receiver leaves the congested state. In half-
duplex mode the network controller does not respond to received pause frames.
When the device is operating in full-duplex mode, the content of the Pause frames and the number of
Pause frames transmitted are controlled by the Fixed Length Pause control bit (FIXP). When FIXP is
set to 1, a single Pause frame is transmitted when the receiver enters the congested state. The contents
of the request_operand field of the Pause frame are taken from the Pause Length field of the Flow
Control Register (PAUSE_LEN). This frame causes the link partner to halt transmissions for a
predetermined length of time that corresponds to the value read from the PAUSE_LEN field.
If FIXP is 0, when the receiver enters the congested state, a Pause frame is transmitted with the
request_operand field set to FFFFh, so that the link partner stops transmitting for a very long time.
When the receiver exits the congested state, a second Pause frame is transmitted with the
request_operand field cleared to 0000h, so that the link partner resumes transmissions immediately.
Traffic regulation is affected by the following:
Duplex mode
Flow Control Command (FCCMD) bit
Fixed Length Pause (FIXP) bit
16-bit PAUSE Length field (PAUSE_LEN)
Negotiate Pause Ability (NPA) bit
Negotiate Asymmetric Pause Ability (NAPA) bit
Force Receive Pause Enable (FRPE) bit
Force Transmit Pause Enable (FTPE) bit
3.10.14.4
Software Control of Traffic Regulation
The host CPU uses the Flow Control Command bit (FCCMD) to cause the controller to transmit flow
control frames automatically or to enable back pressure.
In half-duplex mode, back pressure is enabled when FCCMD is set to 1, and it is disabled when
FCCMD is cleared to 0.
In full-duplex mode, the act of setting FCCMD to 1 causes a pause frame to be sent. The contents of
the request_operand field of the frame depend on the state of the FIXP bit. If FIXP is 1, the contents
相關(guān)PDF資料
PDF描述
AMD-8131 AMD-8131 - AMD-8131 HyperTransport PCI-X Tunnel Data Sheet
AMD-8151 AMD-8151 - Preliminary AMD-8151 HyperTransport AGP3.0 Graphics Tunnel Data Sheet
AMD64 AMD64 Architecture Programmer＇s Manual Volume 1: Application Programming
AMDATHLON AMD Athlon - AMD Athlon Processor Model 4 Revision Guide
AMDATHLON64 AMD Athlon 64 - Report of Management on Processor Performance Benchmarks AMD Athlon 64 Processor 3200+
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AMD-8111AC 制造商:Advanced Micro Devices 功能描述: 制造商:Advanced Micro Devices 功能描述:PCI BUS CONTROLLER, PBGA492
AMD-8111ACFW 制造商:Advanced Micro Devices 功能描述:
AMD-8111ACT 制造商:Rochester Electronics LLC 功能描述:- Tape and Reel
AMD-8111ACW 制造商:Advanced Micro Devices 功能描述:MPU 32-Bit CMOS 200MHz 3.3V 492-Pin BGA 制造商:Rochester Electronics LLC 功能描述:- Bulk
AMD-8131 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-8131 - AMD-8131 HyperTransport PCI-X Tunnel Data Sheet
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*