參數(shù)資料
型號: ADSP-21161N
廠商: Analog Devices, Inc.
元件分類: 數(shù)字信號處理
英文描述: DSP Microcomputer
中文描述: DSP微機
文件頁數(shù): 47/60頁
文件大?。?/td> 1019K
代理商: ADSP-21161N
–47–
REV. A
ADSP-21161N
SPI Interface Specifications
Table 35. SPI Interface Protocol
Master Switching and Timing
Parameter
Timing Requirements
t
SSPIDM
Min
Max
Unit
Data Input Valid to SPICLK Edge (Data Input Set-up
Time)
SPICLK Last Sampling Edge to Data Input Not Valid
Sequential Transfer Delay
0.5t
CCLK
+10
ns
t
HSPIDM
t
SPITDM
0.5t
CCLK
+1
2t
CCLK
ns
ns
Switching Characteristics
t
SPICLKM
t
SPICHM
t
SPICLM
t
DDSPIDM
t
HDSPIDM
t
SDSCIM_0
Serial Clock Cycle
Serial Clock High Period
Serial Clock Low Period
SPICLK Edge to Data Out Valid (Data Out Delay Time)
SPICLK Edge to Data Out Not Valid (Data Out Hold Time)
FLAG3–0 (SPI Device Select) Low to First SPICLK Edge
for CPHASE = 0
FLAG3–0 (SPI Device Select) Low to First SPICLK Edge
for CPHASE = 1
Last SPICLK Edge to FLAG3–0 High
8 t
CCLK
4t
CCLK
–4
4t
CCLK
–4
ns
ns
ns
ns
ns
ns
3
0
5t
CCLK
t
SDSCIM_1
3t
CCLK
ns
t
HDSM
t
CCLK
–3
ns
Table 36. SPI Interface Protocol
Slave Switching and Timing
Parameter
Timing Requirements
t
SPICLKS
t
SPICHS
t
SPICLS
t
SDSCO
Min
Max
Unit
Serial Clock Cycle
Serial Clock High Period
Serial Clock Low Period
SPIDS
Assertion to First SPICLK Edge
CPHASE = 0
CPHASE = 1
Last SPICLK Edge to
SPIDS
Not Asserted
CPHASE = 0
Data Input Valid to SPICLK Edge (Data Input Set-up Time) 0
SPICLK Last Sampling Edge to Data Input Not Valid
SPIDS
Deassertion Pulsewidth (CPHASE = 0)
8t
CCLK
4t
CCLK
–4
4t
CCLK
–4
ns
ns
ns
3.5t
CCLK
+8
1.5t
CCLK
+8
ns
ns
t
HDS
0
ns
ns
ns
ns
t
SSPIDS
t
HSPIDS
t
SDPPW
t
CCLK
+1
t
CCLK
Switching Characteristics
t
DSOE
t
DSDHI
t
DDSPIDS
t
HDSPIDS
1
t
HDLSBS
1
SPIDS
Assertion to Data Out Active
SPIDS
Deassertion to Data High Impedance
SPICLK Edge to Data Out Valid (Data Out Delay Time)
SPICLK Edge to Data Out Not Valid (Data Out Hold Time) 0.25t
CCLK
+3
SPICLK Edge to Last Bit Out Not Valid
(Data Out Hold Time) for LSB
SPIDS
Assertion to Data Out Valid (CPHASE = 0)
2
1.5
0.5t
CCLK
+5.5
0.5t
CCLK
+5.5
0.75t
CCLK
+3
ns
ns
ns
ns
ns
0.5t
SPICLK
+4.5t
CCLK
t
DSOV
2
1.5t
CCLK
+7
ns
1
When CPHASE = 0 and baud rate is greater than 1, t
HDLSBS
affects the length of the last bit transmitted.
2
Applies to the first deassertion of
SPIDS
only.
相關(guān)PDF資料
PDF描述
ADSP-21161NCCA-100 DSP Microcomputer
ADSP-21161NKCA-100 DSP Microcomputer
ADSP-21262SBBC-150 Embedded Processor
ADSP-21262SBBCZ150 Embedded Processor
ADSP-21262SKSTZ200 SHARC Processor
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21161NCCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號處理器) 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI,以太網(wǎng),RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,F(xiàn)CBGA 供應商設備封裝:431-FCPBGA(20x20) 包裝:托盤
ADSP-21161NCCAZ100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號處理器) 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI,以太網(wǎng),RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,F(xiàn)CBGA 供應商設備封裝:431-FCPBGA(20x20) 包裝:托盤
ADSP-21161NKCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號處理器) 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI,以太網(wǎng),RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,F(xiàn)CBGA 供應商設備封裝:431-FCPBGA(20x20) 包裝:托盤
ADSP-21161NKCA-100Z 制造商:Analog Devices 功能描述:
ADSP-21161NKCAZ100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP(數(shù)字式信號處理器) 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI,以太網(wǎng),RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA,F(xiàn)CBGA 供應商設備封裝:431-FCPBGA(20x20) 包裝:托盤