參數(shù)資料
型號： AD9273BSVZ-50
廠商： Analog Devices Inc
文件頁數(shù)： 29/48頁
文件大小： 0K
描述： IC ADC ASD OCTAL 50MSPS 100-TQFP
標準包裝： 1
類型： AAF，ADC，交叉點開關，LNA，VGA
分辨率（位）： 12 b
采樣率（每秒）： 50M
數(shù)據(jù)接口： 串行，SPI?
電壓電源： 模擬和數(shù)字
電源電壓： 1.8V，3V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 100-TQFP 裸露焊盤
供應商設備封裝： 100-TQFP-EP（14x14）
包裝： 托盤
產(chǎn)品目錄頁面： 780 (CN2011-ZH PDF)
AD9273
Rev. B | Page 35 of 48
600
–400
400
–200
200
–600
0
–1.5ns
–0.5ns
–1.0ns
0ns
0.5ns
1.0ns
1.5ns
E
Y
E
DI
AG
RAM
V
O
L
T
AG
E
(
V
)
EYE: ALL BITS
ULS: 2396/2396
25
0
5
10
15
20
–200ps
–100ps
0ps
100ps
200ps
T
IE
J
IT
T
ER
H
IST
O
G
R
A
M
(H
it
s
)
0
70
30
-03
7
The format of the output data is offset binary by default. An
example of the output coding format can be found in Table 11.
To change the output data format to twos complement, see the
Memory Map section.
Table 11. Digital Output Coding
Code
(VIN+) (VIN),
Input Span = 2 V p-p (V)
Digital Output Offset Binary
(D11 ... D0)
4095
+1.00
1111 1111 1111
2048
0.00
1000 0000 0000
2047
0.000488
0111 1111 1111
0
1.00
0000 0000 0000
Data from each ADC is serialized and provided on a separate
channel. The data rate for each serial stream is equal to 12 bits
times the sample clock rate, with a maximum of 600 Mbps
(12 bits × 50 MSPS = 600 Mbps). The lowest typical conversion
rate is 10 MSPS, but the PLL can be set up for encode rates as
low as 5 MSPS via the SPI if lower sample rates are required for
a specific application. See Table 17 for details on enabling this
feature.
Two output clocks are provided to assist in capturing data from
the AD9273. DCO± is used to clock the output data and is equal
to six times the sampling clock rate. Data is clocked out of the
AD9273 and must be captured on the rising and falling edges of
the DCO± that supports double data rate (DDR) capturing. The
frame clock output (FCO±) is used to signal the start of a new
output byte and is equal to the sampling clock rate. See the
timing diagram shown in Figure 2 for more information.
Figure 67. Data Eye for LVDS Outputs in ANSI-644 Mode with 100 Ω Termination
Resistor and Trace Lengths of Greater than 24 Inches on Standard FR-4
Table 12. Flexible Output Test Modes
Output Test Mode
Bit Sequence
Pattern Name
Digital Output Word 1
Digital Output Word 2
Subject to Data
Format Select
0000
Off (default)
N/A
0001
Midscale short
1000 0000 0000
Yes
0010
+Full-scale short
1111 1111 1111
Yes
0011
Full-scale short
0000 0000 0000
Yes
0100
Checkerboard output
1010 1010 1010
0101 0101 0101
No
0101
PN sequence long
N/A
Yes
0110
PN sequence short
N/A
Yes
0111
One-/zero-word toggle
1111 1111 1111
0000 0000 0000
No
1000
User input
Register 0x19 and Register 0x1A
Register 0x1B and Register 0x1C
No
1001
1-/0-bit toggle
1010 1010 1010
N/A
No
1010
1× sync
0000 0011 1111
N/A
No
1011
One bit high
1000 0000 0000
N/A
No
1100
Mixed bit frequency
1010 0011 0011
N/A
No
相關PDF資料
PDF描述
AD9272BSVZ-40 IC ADC OCT 12BIT 40MSPS 100-TQFP
VE-B4J-MY-S CONVERTER MOD DC/DC 36V 50W
MAX199BCNI+ IC DAS 12BIT 8CH 28-DIP
VE-B44-MY-S CONVERTER MOD DC/DC 48V 50W
MS3124P22-55S CONN RCPT 55POS JAM NUT W/SCKT
相關代理商/技術參數(shù)
參數(shù)描述
AD9273BSVZRL-25 功能描述:模數(shù)轉換器 - ADC 12Bit 25 MSPS Octal ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結構: 轉換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風格: 封裝 / 箱體:
AD9273BSVZRL-40 功能描述:模數(shù)轉換器 - ADC 12Bit 40 MSPS Octal ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結構: 轉換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風格: 封裝 / 箱體:
AD9273BSVZRL-50 功能描述:模數(shù)轉換器 - ADC 12Bit 50 MSPS Octal ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結構: 轉換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風格: 封裝 / 箱體:
AD9273XBCZ 功能描述:IC ADC 制造商:analog devices inc. 系列:* 零件狀態(tài):上次購買時間 標準包裝:1
AD9276 制造商:AD 制造商全稱:Analog Devices 功能描述:Octal LNA/VGA/AAF/12-Bit ADC and CW I/Q Demodulator
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*