- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373786 > ZL50115 (Zarlink Semiconductor Inc.) 32, 64 and 128 Channel CESoP Processors PDF資料下載
參數(shù)資料
| 型號： | ZL50115 |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | 32, 64 and 128 Channel CESoP Processors |
| 中文描述： | 32，64和128頻道CESoP處理器 |
| 文件頁數(shù)： | 35/95頁 |
| 文件大?。?/td> | 1157K |
| 代理商： | ZL50115 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁
ZL50115/16/17/18/19/20
Data Sheet
35
Zarlink Semiconductor Inc.
4.4 CPU Interface
All CPU Interface signals are 5 V tolerant.
All CPU Interface outputs are high impedance while System Reset is LOW.
M1_TXER
O
C6
Transmit Error. Transmitted synchronously
with respect to M1_TXCLK, and active high.
When asserted (with M1_TXEN also
asserted) the ZL5011x will transmit a
non-valid symbol, somewhere in the
transmitted frame.
Signal
I/O
Package Balls
Description
CPU_DATA[31:0]
I/
OT
[31]
[30]
[29]
[28]
[27]
[26]
[25]
[24]
[23]
[22]
[21]
[20]
[19]
[18]
[17]
[16]
C16
E19
C18
A11
B16
C19
D20
A12
A14
B17
E20
B18
A16
F20
F21
F22
[15]
[14]
[13]
[12]
[11]
[10]
[9]
[8]
[7]
[6]
[5]
[4]
[3]
[2]
[1]
[0]
E21
E22
B19
A17
G21
H19
A18
A19
A20
D22
J20
H21
J21
K20
H20
G22
CPU Data Bus. Bi-directional data bus,
synchronously transmitted with
CPU_CLK rising edge.
NOTE: as with all ports in the ZL5011x
device, CPU_DATA[0] is the least
significant bit (lsb).
CPU_ADDR[23:2]
I
[23]
[22]
[21]
[20]
[19]
[18]
[17]
[16]
[15]
[14]
[13]
[12]
D21
N20
P22
R22
N22
P21
P20
T22
U21
T21
R21
U22
[11]
[10]
[9]
[8]
[7]
[6]
[5]
[4]
[3]
[2]
R20
V21
V22
W22
Y22
AA22
AB21
W21
AB20
AB19
CPU Address Bus. Address input from
processor to ZL5011x, synchronously
transmitted with CPU_CLK rising edge.
NOTE: as with all ports in the ZL5011x
device, CPU_ADDR[2] is the least
significant bit (lsb).
Table 10 - CPU Interface Package Ball Definition
MII Port 1 (ZL50118/19/20 only)
Signal
I/O
Package Balls
Description
Table 9 - MII Port 1 Interface Package Ball Definition (continued)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZL50116 | 32, 64 and 128 Channel CESoP Processors |
| ZL50117 | 32, 64 and 128 Channel CESoP Processors |
| ZL50118 | 32, 64 and 128 Channel CESoP Processors |
| ZL50119 | 32, 64 and 128 Channel CESoP Processors |
| ZL50120 | 32, 64 and 128 Channel CESoP Processors |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZL50115GAG | 制造商:Microsemi Corporation 功能描述:SWIT FABRIC 1K X 1K 1.8V/3.3V 324BGA - Trays 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 32CH 324PBGA |
| ZL50115GAG2 | 制造商:Microsemi Corporation 功能描述:PB FREE 1 TDM + 1 ETHERNET - Trays 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 32CH 324PBGA |
| ZL50116 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:32, 64 and 128 Channel CESoP Processors |
| ZL50116GAG | 制造商:Microsemi Corporation 功能描述:2 TDM + 1 ETHERNET - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC CESOP PROCESSOR 64CH 324PBGA 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 64CH 324PBGA |
| ZL50116GAG2 | 制造商:Microsemi Corporation 功能描述:PB FREE 2 TDM + 1 ETHERNET - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC CESOP PROCESSOR 64CH 324PBGA 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 64CH 324PBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。