參數資料
型號: XRT72L58IB
廠商: EXAR CORP
元件分類: 數字傳輸電路
英文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述: DATACOM, FRAMER, PBGA388
封裝: 35 X 35 MM, PLASTIC, BGA-388
文件頁數: 150/486頁
文件大?。?/td> 2733K
代理商: XRT72L58IB
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁當前第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁
XRT72L58
EIGHT CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER
á
PRELIMINARY
REV. P1.1.2
131
XRT7302 2-Channel DS3/E3/STS-1 LIU IC (5V)
XRT73L03 3-Channel DS3/E3/STS-1 LIU IC (3.3V)
XRT73L04 4-Channel DS3/E3/STS-1 LIU IC (3.3V)
N
OTE
:
Asserting the RLOS input pin will cause the
XRT72L58 Framer IC device to generate the Change in
LOS Condition interrupt and declare an LOS (Loss of Sig-
nal) condition. Therefore, this input pin should not be used
as a general purpose input.
2.4.8.21
HDLC Control Register
Bit 7 - Framer By-Pass
This “Read/Write” bit-field permits the user to enable
or disable (by-pass) the DS3/E3 Framer circuitry,
within a given channel in the XRT72L58 device.
This feature permits the user to operate a given
Channel in the “Un-framed” Mode. Further, this fea-
ture also permits the user to transmit and receive
HDLC frames at the DS3 or E3 line rate of
44.736Mbps or 34.368Mbps, without sacrificing any
bandwidth to support the overhead bits/bytes/
Setting this bit-field to “1” disables the “Transmit and
Receive DS3/E3 Framer” blocks within the channel.
Setting this bit-field to “0” enables the “Transmit and
Receive DS3/E3 Framer” blocks.
Bit 6 - HDLC ON
This “Read/Write” bit-field permits the user to config-
ure a given channel to operate in the “High-Speed
HDLC Controller” Mode. If the user invokes this fea-
ture, then a Transmit and Receive byte-wide interface
will be enabled, and the channel will be configured to
transmit and receive HDLC Frames via the DS3 or E3
payload bits.
Setting this bit-field to “1” configures the channel to
operate in the “High-Speed HDLC Controller” Mode.
Bit 5 - CRC-32
This “Read/Write” bit-field permits the user to config-
ure a given channel to do the following.
1.
To configure the Transmit HDLC Controller block
to compute and append either a CRC-16 or a
CRC-32 value as a trailer to the “outbound”
HDLC frame.
2.
To configure the Receive HDLC Controller block
to compute and verify either CRC-16 or the CRC-
32 value within each “inbound” HDLC frame.
Setting this bit-field to “0” configures the Transmit
HDLC Controller block to compute and append the
CRC-16 value to the end of the “outbound” HDLC
frame. Further, this setting also configures the Re-
ceive HDLC Controller block compute and verify the
CRC-32 value, which has been appended to the end
of the “inbound” HDLC frame.
Setting this bit-field to “1” configures the Transmit
HDLC Controller block to compute and append the
CRC-32 value to the end of the “outbound” HDLC
frame. Further, this same setting also configures the
Receive HDLC Controller block to compute and verify
the CRC-32 value, which has been appended to the
end of the “inbound” HDLC frame.
N
OTE
:
This bit-field is only active if the channel has been
configured to operate in the “High-Speed HDLC Controller”
Mode.
Bit 3 - HDLC Loop-Back
2.5
T
HE
L
OSS
OF
C
LOCK
E
NABLE
F
EATURE
The timing for the Microprocessor Interface section,
originates from a line rate (e.g., either a 34.368MHz
or 44.736 MHz) signal that is provided by either the
TxInClk[n] or the RxLineClk[n] signals. However, if
the Framer device experiences a Loss of Clock signal
event such that neither the TxInClk[n] nor the RxLi-
neClk[n] signal are present, then the Framer Micro-
processor Interface section cease to function.
The Framer device offers a Loss of Clock (LOC) pro-
tection feature that allows the Microprocessor Inter-
face section to at least complete or terminate an in-
process Read or Write cycle (with the local μP)
should this Loss of Clock event occur. The LOC cir-
cuitry consists of a ring oscillator that continuously
checks for signal transitions at the TxInClk[n] and Rx-
LineClk[n] input pins. If a Loss of Clock Signal event
occur such that no transitions are occurring on these
pins, then the LOC circuitry will automatically assert
the
RDY_DTCK
signal in order to complete (or termi-
HDLC CONTROL REGISTER (ADDRESS = 0X82)
B
IT
7
B
IT
6
B
IT
5
B
IT
4
B
IT
3
B
IT
2
B
IT
1
B
IT
0
Framer
By-Pass
HDLC
ON
CRC-32
Select
Reserved
HDLC
Loop-Back
Reserved
R/W
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
相關PDF資料
PDF描述
XRT72L58 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT72L71 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT72L73 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT72L74 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT7300IV E3/DS3/STS-1 LINE INTERFACE UNIT
相關代理商/技術參數
參數描述
XRT72L71 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3 ATM UNI/CLEAR CHANNEL FRAMER
XRT72L71ES-00PCI 功能描述:網絡控制器與處理器 IC T73LC00A+T71D00 RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT72L71IQ 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT72L71IQ-F 功能描述:網絡控制器與處理器 IC Single CH DS3 UNI (3.3V) RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT72L73IB 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC