參數(shù)資料
型號： XC4VLX60-10FFG668C
廠商： Xilinx Inc
文件頁數(shù)： 19/58頁
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-4 60K 668-FCBGA
標(biāo)準(zhǔn)包裝： 1
系列： Virtex®-4 LX
LAB/CLB數(shù)： 6656
邏輯元件/單元數(shù)： 59904
RAM 位總計： 2949120
輸入/輸出數(shù)： 448
電源電壓： 1.14 V ~ 1.26 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 668-BBGA，F(xiàn)CBGA
供應(yīng)商設(shè)備封裝： 668-FCBGA
配用： HW-AFX-FF668-400-ND - BOARD DEV VIRTEX 4 FF668
其它名稱： 122-1494
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
26
Input/Output Logic Switching Characteristics
Table 32: ILOGIC Switching Characteristics
Symbol
Description
Speed Grade
Units
-12
-11
-10
Setup/Hold
TICE1CK / TICKCE1
CE1 pin Setup/Hold with respect to CLK
0.58
–0.23
0.66
–0.23
0.79
–0.23
ns
TICECK / TICKCE
DLYCE pin Setup/Hold with respect to C
0.16
0.11
0.19
0.13
0.23
0.16
ns
TIRSTCK / TICKRST
DLYRST pin Setup/Hold with respect to C
–0.03
0.37
–0.02
0.45
–0.02
0.54
ns
TIINCCK / TICKINC
DLYINC pin Setup/Hold with respect to C
0.01
0.36
0.01
0.43
0.01
0.51
ns
TISRCK / TICKSR
SR/REV pin Setup/Hold with respect to CLK
1.15
–0.56
1.33
–0.56
1.59
–0.56
ns
TIDOCK / TIOCKD
D pin Setup/Hold with respect to CLK without Delay
0.24
–0.10
0.28
–0.10
0.34
–0.10
ns
TIDOCKD / TIOCKDD
D pin Setup/Hold with respect to CLK
(IOBDELAY_TYPE = DEFAULT)
6.64
–5.99
7.63
–5.99
8.84
–5.99
ns
D pin Setup/Hold with respect to CLK
(IOBDELAY_TYPE = FIXED, IOBDELAY_VALUE = 0)(1)
0.81
–0.63
0.87
–0.63
1.09
–0.63
ns
Combinatorial
TIDI
D pin to O pin propagation delay, no Delay
0.17
0.20
0.24
ns
TIDID
D pin to O pin propagation delay
(IOBDELAY_TYPE = DEFAULT)
6.00
6.91
7.96
ns
D pin to O pin propagation delay
(IOBDELAY_TYPE = FIXED, IOBDELAY_VALUE = 0)(1)
0.74
0.79
0.99
ns
Sequential Delays
TIDLO
D pin to Q1 pin using flip-flop as a latch without Delay
0.50
0.59
0.71
ns
TIDLOD
D pin to Q1 pin using flip-flop as a latch
(IOBDELAY_TYPE = DEFAULT)
6.90
7.94
9.21
ns
D pin to Q1 pin using flip-flop as a latch
(IOBDELAY_TYPE = FIXED, IOBDELAY_VALUE = 0)(1)
1.07
1.18
1.45
ns
TICKQ
CLK to Q outputs
0.53
0.60
0.72
ns
TICE1Q
CE1 pin to Q1 using flip-flop as a latch, propagation delay
0.90
1.06
1.27
ns
TRQ
SR/REV pin to OQ/TQ out
1.70
2.03
2.44
ns
TGSRQ
Global Set/Reset to Q outputs
1.54
1.73
2.03
ns
Set/Reset
TRPW
Minimum Pulse Width, SR/REV inputs
0.53
0.59
0.70
ns,
Min
Notes:
1.
Recorded at 0 tap value. Refer to Timing Report for other values.
相關(guān)PDF資料
PDF描述
RSC65DRYN-S734 CONN EDGECARD 130PS DIP .100 SLD
XC5VLX50-1FF676I IC FPGA VIRTEX-5 50K 676FBGA
BR93L46-W IC EEPROM 1KBIT 2MHZ 8DIP
XC5VLX50-1FFG676I IC FPGA VIRTEX-5 50K 676-FBGA
BR24L08FVM-WE2 IC EEPROM 8KBIT 400KHZ 8MSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC4VLX60-10FFG668I 功能描述:IC FPGA VIRTEX-4 LX 60K 668FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-4 LX 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC4VLX60-11FF1148C 制造商:Xilinx 功能描述:FPGA VIRTEX-4 59904 CELLS 90NM 1.2V 1148FCBGA - Trays
XC4VLX60-11FF1148I 功能描述:IC FPGA VIRTEX-4LX 1148FFBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-4 LX 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XC4VLX60-11FF668C 制造商:Xilinx 功能描述:FPGA VIRTEX-4 59904 CELLS 90NM 1.2V 668FCBGA - Trays
XC4VLX60-11FF668CES 制造商:Xilinx 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*