參數(shù)資料
型號(hào)： XC3S500E-5FTG256C
廠商： Xilinx Inc
文件頁數(shù)： 63/227頁
文件大?。?/td> 0K
描述： IC FPGA SPARTAN-3E 500K 256FTBGA
標(biāo)準(zhǔn)包裝： 90
系列： Spartan®-3E
LAB/CLB數(shù)： 1164
邏輯元件/單元數(shù)： 10476
RAM 位總計(jì)： 368640
輸入/輸出數(shù)： 190
門數(shù)： 500000
電源電壓： 1.14 V ~ 1.26 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 256-LBGA
供應(yīng)商設(shè)備封裝： 256-FTBGA
配用： 122-1536-ND - KIT STARTER SPARTAN-3E
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁當(dāng)前第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁
Spartan-3E FPGA Family: DC and Switching Characteristics
DS312 (v4.1) July 19, 2013
Product Specification
155
Revision History
The following table shows the revision history for this document.
Date
Version
Revision
03/01/2005
1.0
Initial Xilinx release.
11/23/2005
2.0
Added AC timing information and additional DC specifications.
03/22/2006
3.0
Upgraded data sheet status to Preliminary. Finalized production timing parameters. All speed grades
for all Spartan-3E FPGAs are now Production status using the v1.21 speed files, as shown in Table 84.
Expanded description in Note 2, Table 78. Updated pin-to-pin and clock-to-output timing based on final
characterization, shown in Table 86. Updated system-synchronous input setup and hold times based
on final characterization, shown in Table 87 and Table 88. Updated other I/O timing in Table 90.
Provided input and output adjustments for LVPECL_25, DIFF_SSTL and DIFF_HSTL I/O standards
that supersede the v1.21 speed file values, in Table 91 and Table 94. Reduced I/O three-state and
set/reset delays in Table 93. Added XC3S100E FPGA in CP132 package to Table 96. Increased TAS
slice flip-flop timing by 100 ps in Table 98. Updated distributed RAM timing in Table 99 and SRL16
timing in Table 100. Updated global clock timing, removed left/right clock buffer limits in Table 101.
Updated block RAM timing in Table 103. Added DCM parameters for remainder of Step 0 device;
added improved Step 1 DCM performance to Table 104, Table 105, Table 106, and Table 107. Added
minimum INIT_B pulse width specification, TINIT, in Table 111. Increased data hold time for Slave
Parallel mode to 1.0 ns (TSMCCD) in Table 117. Improved the DCM performance for the XC3S1200E,
Stepping 0 in Table 104, Table 105, Table 106, and Table 107. Corrected links in Table 118 and
Table 120. Added MultiBoot timing specifications to Table 122.
04/07/2006
3.1
Improved SSO limits for LVDS_25, MINI_LVDS_25, and RSDS_25 I/O standards in the QFP packages
(Table 97). Removed potentially confusing Note 2 from Table 78.
05/19/2006
3.2
Clarified that 100 mV of hysteresis applies to LVCMOS33 and LVCMOS25 I/O standards (Note 4,
Table 80). Other minor edits.
05/30/2006
3.2.1
Corrected various typos and incorrect links.
11/09/2006
3.4
Improved absolute maximum voltage specifications in Table 73, providing additional overshoot
allowance. Widened the recommended voltage range for PCI and PCI-X standards in Table 80.
Clarified Note 2, Table 83. Improved various timing specifications for v1.26 speed file. Added Table 85
to summarize the history of speed file releases after which time all devices became Production status.
Added absolute minimum values for Table 86, Table 92, and Table 93. Updated pin-to-pin setup and
hold timing based on default IFD_DELAY_VALUE settings in Table 87, Table 88, and Table 90. Added
Table 89 about source-synchronous input capture sample window. Promoted Module 3 to Production
status. Synchronized all modules to v3.4.
03/16/2007
3.5
Based on extensive 90 nm production data, improved (reduced) the maximum quiescent current limits
for the ICCINTQ, ICCAUXQ, and ICCOQ specifications in Table 79 by an average of 50%.
05/29/2007
3.6
Added note to Table 74 and Table 75 regarding HSWAP in step 0 devices. Updated tRPW_CLB in
Table 98 to match value in speed file. Improved CLKOUT_FREQ_CLK90 to 200 MHz for Stepping 1 in
04/18/2008
3.7
Clarified that Stepping 0 was offered only for -4C and removed Stepping 0 -5 specifications. Added
reference to XAPP459 in Table 73 and Table 77. Improved recommended max VCCO to 3.465V (3.3V
+ 5%) in Table 77. Removed minimum input capacitance from Table 78. Updated Recommended
Operating Conditions for LVCMOS and PCI I/O standards in Table 80. Removed Absolute Minimums
from Table 86, Table 92 and Table 93 and added footnote recommending use of Timing Analyzer for
minimum values. Updated TPSFD and TPHFD in Table 87 to match current speed file. Update TRPW_IOB
in Table 88 to match current speed file and CLB equivalent spec. Added XC3S500E VQG100 to
Table 96. Replaced TMULCKID with TMSCKD for A, B, and P registers in Table 102. Updated
CLKOUT_PER_JITT_FX in Table 107. Updated MAX_STEPS equation in Table 109. Updated
Figure 77 and Table 120 to correct CCLK active edge. Updated links.
08/26/2009
3.8
Added reference to XAPP459 in Table 73 note 2. Updated BPI timing in Figure 77, Table 119, and
Table 120. Removed VREF requirements for differential HSTL and differential SSTL in Table 95. Added
Spread Spectrum paragraph. Revised hold times for TIOICKPD in Table 88 and setup times for TDICK in
Table 98. Added note 4 to Table 106 and note 3 to Table 107, and updated note 6 for Table 107 to add
input jitter.
相關(guān)PDF資料
PDF描述
5745563-3 CONN D-SUB FEMALE SCREW LOCK
XC3S500E-4FTG256I IC FPGA SPARTAN-3E 500K 256FTBGA
XC2S200E-6PQ208I IC FPGA 1.8V 1176 CLB'S 208-PQFP
5205817-1 CONN SCREWLOCK FEMALE 2 SETS/BAG
XC6SLX25-N3FTG256C IC FPGA SPARTAN-6 256FBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC3S500E-5PQ208C 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 500K GATES 10476 CELLS 657MHZ 90NM 1.2V 208P - Trays
XC3S500E-5PQG208C 功能描述:IC FPGA SPARTAN-3E 500K 208-PQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-3E 標(biāo)準(zhǔn)包裝:60 系列:XP LAB/CLB數(shù):- 邏輯元件/單元數(shù):10000 RAM 位總計(jì):221184 輸入/輸出數(shù):244 門數(shù):- 電源電壓:1.71 V ~ 3.465 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應(yīng)商設(shè)備封裝:388-FPBGA（23x23） 其它名稱:220-1241
XC3S50-4CP132I 制造商:Rochester Electronics LLC 功能描述: 制造商:Xilinx 功能描述:
XC3S50-4CPG132C 功能描述:SPARTAN-3A FPGA 50K STD 132CSBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-3 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱:122-1789
XC3S50-4CPG132C0974 制造商:Rochester Electronics LLC 功能描述: 制造商:Xilinx 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*