- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361795 > W83196R-718 VIA Buffer Chip(4*DDR or 2*DDR + 3*SDRAM) PDF資料下載
參數(shù)資料
| 型號(hào)： | W83196R-718 |
| 英文描述： | VIA Buffer Chip(4*DDR or 2*DDR + 3*SDRAM) |
| 中文描述： | 威盛緩沖芯片（4 * DDR或2 * 3 *的DDR SDRAM內(nèi)存） |
| 文件頁數(shù)： | 3/13頁 |
| 文件大?。?/td> | 731K |
| 代理商： | W83196R-718 |
W83194BR-250
3.0 PIN CONFIGURATION
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
VddR
Vss
Xin
Xout
Vdd48
PCICLK1
PCICLK2
Vss
Vss
PCICLK_F/Mode1*
PCICLK3
PCICLK4
VddP
Vss
FS1*
FS0*
PD#
Vdd
SDATA*
SDCLK*
AGP2
VddLAPIC
IOAPIC0
IOAPIC1
Vss
CPUCLK1
CPUCLK2
REF1/*FS4
VddLCPU
Vss
REF0
Vss
PCI_STOP#/RESET$
Vss
CPU_STOP#
24_48MHz/FS2*
PCICLK5
PCICLK6
PCICLK7
VddA
AGP0
48MHz/ FS3*
PCICLK8
AGP1
CPUCLK3
VddLCPU
CPUCLK_F
Vss
*: internal pull-up
#: active low
$: ope drain
4.0 PIN DESCRIPTION
IN - Input
OUT - Output
I/O - Bi-directional Pin
# - Active Low
*
- Internal 250k
pull-up
Publication Release Date:April. 2002
- 3 - Revision 1.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| W83194BR-740 | Step-less Frequency SiS 733/735/740 Main Clock Gen. |
| W83194BR-P4X | Step-less VIA P4X/P4M Main Clock Gen. |
| W83194R-WE | CPU SYSTEM CLOCK GENERATOR|CMOS|SSOP|48PIN|PLASTIC |
| W83627SF | W83627F plus Smart Card Reader Interface. VID Control. GP I/O? |
| W83697UF | W83697F plus 2 Extra UART (total 4 UART) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W83196R-718B | 制造商:WINBOND 制造商全稱:Winbond 功能描述:VIA BUFFER CHIP (4 X DDR or 2 X DDR + 3 X SDRAM) |
| W83196S-14 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:100 MHZ CLOCK FOR BX CHIPSET (2 CHIP) |
| W83196S-14/-14A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:100/133/150/160MHz Clock Gen.. with S.S.T.? |
| W83301 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:ACPI-STR Controller |
| W83301DR-O | 制造商:WINBOND 制造商全稱:Winbond 功能描述:ACPI-STR Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。