參數(shù)資料
型號(hào): VG26VS17405DJ-5
廠商: VANGUARD INTERNATIONAL SEMICONDUCTOR CORP
元件分類: DRAM
英文描述: 4M X 4 EDO DRAM, 50 ns, PDSO24
封裝: 0.300 INCH, PLASTIC, SOJ-26/24
文件頁(yè)數(shù): 4/27頁(yè)
文件大?。?/td> 253K
代理商: VG26VS17405DJ-5
Document:1G5-0124
Rev.1
Page 12
VIS VG26(V)(S)17405
4,194,304 x 4 - Bit
CMOS Dynamic RAM
Refresh Cycle
EDO Page Mode Cycle
Parameter
Symbol
VG26(V)(S)17405
Unit
Notes
-5
-6
Min
Max
Min
Max
CAS setup time (CBR refresh)
tCSR
5
-
5
-
ns
CAS hold time (CBR refresh)
tCHR
8
-
10
-
ns
10
RAS precharge to CAS hold time
tRPC
5
-
5
-
ns
7
RAS pulse width (self refresh)
tRASS
100
-
100
-
RAS precharge time (self refresh)
tRPS
90
-
110
-
ns
CAS hold time (CBR self refresh)
tCHS
-50
-
-50
-
ns
WE setup time
tWSR
0
-
0
-
ns
WE hold time
tWHR
10
-
10
-
ns
Parameter
Symbol
VG26(V)(S) 17405
Unit
Notes
-5
-6
Min
Max
Min
Max
EDO page mode cycle time
tPC
20
-
25
-
ns
EDO page mode CAS precharge time
tCP
10
-
10
-
ns
EDO page mode RAS pulse width
tRASP
50
105
60
105
ns
20
Access time from CAS precharge
tCPA
-
30
-
35
ns
10, 14
RAS hold time from CAS precharge
tCPRH
30
-
35
-
ns
OE high hold time from CAS high
tOEHC
5
-
5
-
ns
OE high pulse width
tOEP
10
-
10
-
ns
Data output hold time after CAS low
tCOH
5
-
5
-
ns
Output disable delay from WE
tWHZ
3
10
3
10
ns
WE pulse width for output disable when
CAS high
tWPZ
7
-
7
-
ns
s
相關(guān)PDF資料
PDF描述
VG26VS17405DT-5 4M X 4 EDO DRAM, 50 ns, PDSO24
VG26VS17405J-5 4M X 4 EDO DRAM, 50 ns, PDSO24
VG36128161BFL-7H 8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA54
VG36128161BT-7H 8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PDSO54
VG36128161BFL-7L 8M X 16 SYNCHRONOUS DRAM, 5.4 ns, PBGA54
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
VG26VS17405DJ-6 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM|EDO|4MX4|CMOS|SOJ|26PIN|PLASTIC
VG26VS17405DT-5 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x4 EDO Page Mode DRAM
VG26VS17405DT-6 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x4 EDO Page Mode DRAM
VG26VS17405EJ-5 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x4 EDO Page Mode DRAM
VG26VS17405EJ-6 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x4 EDO Page Mode DRAM