
ii
3.5.2
Debugging
.............................................................................................................................................. 47
3.6
Undefined Instruction Interrupt (INTUNDEF)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.7
Address Trap Interrupt (INTATRAP)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
3.8
External Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.
Special Function Register (SFR)
4.1
SFR
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.2
DBR
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.
I/O Ports
5.1
Port P0 (P07 to P00)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
5.2
Port P1 (P17 to P10)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
5.3
Port P2 (P22 to P20)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.4
Port P3 (P37 to P30)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
5.5
Port P4 (P47 to P40)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
5.6
Port P5 (P57 to P50)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
5.7
Port P6 (P67to P60)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5.8
Port P7 (P77 to P70)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.9
Port P8 (P87 to P80)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
5.10
Port P9 (P97 to P90)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
5.11
Port PA (PA7 to PA0)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
5.12
Port PB (PB7 to PB0)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
6.
Watchdog Timer (WDT)
6.1
Watchdog Timer Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
6.2
Watchdog Timer Control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
6.2.1
Malfunction Detection Methods Using the Watchdog Timer
................................................................... 72
6.2.2
Watchdog Timer Enable
......................................................................................................................... 73
6.2.3
Watchdog Timer Disable
........................................................................................................................ 74
6.2.4
Watchdog Timer Interrupt (INTWDT)
...................................................................................................... 74
6.2.5
Watchdog Timer Reset
........................................................................................................................... 75
6.3
Address Trap
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
6.3.1
Selection of Address Trap in Internal RAM (ATAS)
................................................................................ 76
6.3.2
Selection of Operation at Address Trap (ATOUT)
.................................................................................. 76
6.3.3
Address Trap Interrupt (INTATRAP)
....................................................................................................... 76
6.3.4
Address Trap Reset
................................................................................................................................ 77
7.
Time Base Timer (TBT)
7.1
Time Base Timer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
7.1.1
Configuration
.......................................................................................................................................... 79
7.1.2
Control
.................................................................................................................................................... 79
7.1.3
Function
.................................................................................................................................................. 80
7.2
Divider Output (DVO)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
7.2.1
Configuration
.......................................................................................................................................... 81
7.2.2
Control
.................................................................................................................................................... 81