- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98145 > ST72T774S9T1 (STMICROELECTRONICS) 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP44 PDF資料下載
參數(shù)資料
| 型號(hào)： | ST72T774S9T1 |
| 廠商： | STMICROELECTRONICS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 8 MHz, MICROCONTROLLER, PQFP44 |
| 封裝： | TQFP-44 |
| 文件頁數(shù)： | 4/144頁 |
| 文件大小： | 1280K |
| 代理商： | ST72T774S9T1 |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁
ST72774/ST727754/ST72734
101/144
DDC INTERFACE (Cont’d)
Figure 60. Mapping of DDC1 data structure
DDC2B Transition Mode: This mode avoids the
display switching to DDC2B mode if spurious
noise is detected on SCL while the host is in DDC1
mode.
When the DDC1/2B interface is in DDC1 mode
and detects a falling edge on SCL, it enters the
transition state (see Figure 61).
If a valid I2C sequence (START followed by a valid
Device Address for CF0 =0 (see Table 25)) is not
received within either 128 Vsync pulses or a period
of approximately 2 seconds, then the interface will
revert to DDC1 mode at the EDID start address.
If the interface decodes a valid DDC2B Device
Address, it will lock into DDC2B mode and
subsequently disregard VSYNCI.
When in transition mode, the Vsync pulse counter
or the 2-sec. timeout counter is reset by any
activity on the SCL line.
Figure 61. Transition Mode Waveforms
AHR
ALR
0
7
8
15
Addr Pointer
0000h
FFFFh
256 * AHR
ALR
128-byte Data
25
6
byt
es
Structure
MSB of ALR is always ‘0’
AHR[7:1]
ALR
0
7
8
15
Addr Pointer
0000h
FFFFh
512 * AHR[7:1]
256
bytes
9
1
ALR
128-byte Data
25
6
byte
s
Structure
DDC v2 mode: CF[1:0] bits = 00b
DDC v2 + P&D mode: CF[1:0] bits = 10b
Reserved
- LSB of AHR is ignored and taken as ‘1’
- MSB of ALR is always ‘0’
Notes:
Note:
6
0
Vsync
SDA
SCL
ALR
00h
DDC1 mode
Transition mode
01h
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ST7294C6B6 | 8-BIT, MROM, 4 MHz, MICROCONTROLLER, PDIP28 |
| ST72T94C6M6 | 8-BIT, OTPROM, MICROCONTROLLER, PDSO28 |
| ST72C171K2B6 | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PDIP32 |
| ST72E85A5G0 | 8-BIT, UVPROM, 4.332 MHz, MICROCONTROLLER, CQFP80 |
| ST72F321J9T7 | 8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP44 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ST730 | 制造商:IRF 制造商全稱:International Rectifier 功能描述:PHASE CONTROL THYRISTORS Hockey Puk Version |
| ST7-30 | 制造商:SUPERWORLD 制造商全稱:Superworld Electronics 功能描述:POWER TRANSFORMER |
| ST-7300 | 制造商:GC Electronics 功能描述: |
| ST730186-3 | 制造商:KEMET Corporation 功能描述: 制造商:KET 功能描述: |
| ST730268-1 | 制造商:KEMET Corporation 功能描述: 制造商:KET 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。