參數(shù)資料
型號: SN74V3680-10PEU
廠商: Texas Instruments, Inc.
英文描述: 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES
中文描述: 的3.3V的CMOS先入先出存儲器
文件頁數(shù): 20/50頁
文件大?。?/td> 729K
代理商: SN74V3680-10PEU
SN74V3640, SN74V3650, SN74V3660, SN74V3670, SN74V3680, SN74V3690
1024
×
36, 2048
×
36, 4096
×
36, 8192
×
36, 16384
×
36, 32768
×
36
3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES
SCAS668A
NOVEMBER 2001
REVISED MARCH 2003
20
POST OFFICE BOX 655303
DALLAS, TEXAS 75265
Table 4. Status Flags for FWFT Mode
SN74V3640
0
SN74V3650
0
SN74V3660
0
SN74V3670
0
IR
L
PAF
H
HF
H
PAE
L
OR
H
Number of
Words in
FIFO (see
Note 8)
1 to (n + 1)
1 to (n + 1)
1 to (n + 1)
1 to (n + 1)
L
H
H
L
L
(n + 2) to 513
(n + 2) to 1025
(n + 2) to 2049
(n + 2) to 4097
L
H
H
H
L
514 to
[1025
(m + 1)]
1026 to
[2049
(m + 1)]
2050 to
[4097
(m + 1)]
4098 to
[8193
(m + 1)]
L
H
L
H
L
(1025
m) to 1024
1025
(2049
m) to 2048
2049
(4097
m) to 4096
4097
(8193
m) to 8192
8193
L
H
L
L
L
L
H
H
L
L
SN74V3680
SN74V3690
IR
PAF
HF
PAE
OR
0
0
L
H
H
L
H
Number of
Words in
FIFO (see
Note 8)
1 to (n + 1)
1 to (n + 1)
L
H
H
L
L
(n + 2) to 8193
(n + 2) to 16385
L
H
H
H
L
8194 to [16385
(m + 1)]
16386 to
[32769
(m + 1)]
L
H
L
H
L
(16385
m) to 16384
16385
(32769
m) to 32768
32769
L
H
L
L
L
L
H
H
L
L
NOTE 8: See Table 2 for values for n, m.
LD
WEN
REN
SEN
WCLK
RCLK
SN74V3640, SN74V3650, SN74V3660,
SN74V3670, SN74V3680, SN74V3690
0
0
1
1
X
Parallel write to registers:
Empty offset (LSB)
Empty offset (MSB)
Full offset (LSB)
Full offset (MSB)
0
1
0
1
X
Parallel read from registers:
Empty offset (LSB)
Empty offset (MSB)
Full offset (LSB)
Full offset (MSB)
0
1
1
0
X
Serial shift into registers:
20 bits for the SN74V3640
22 bits for the SN74V3650
24 bits for the SN74V3660
26 bits for the SN74V3670
28 bits for the SN74V3680
30 bits for the SN74V3690
1 bit for each rising WCLK edge,
starting with empty offset (LSB)
ending with full offset (MSB)
X
1
1
1
X
X
X
No operation
1
0
X
X
X
X
Write memory
1
X
0
X
Read memory
1
1
1
X
X
No operation
NOTES: A. The programming method can be selected only at master reset.
B. Parallel reading of the offset registers is always permitted, regardless of which programming method has been selected.
C. The programming sequence applies to FWFT and standard modes.
Figure 3. Programmable Flag Offset Programming Sequence
Figure 1Figure 2
相關(guān)PDF資料
PDF描述
SN74V3640-10PEU 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES
SN74V3640-15PEU 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES
SN74V3650-10PEU 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES
SN74V3650-15PEU 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES
SN74V3650-6PEU 3.3-V CMOS FIRST-IN, FIRST-OUT MEMORIES
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SN74V3680-15PEU 功能描述:先進(jìn)先出 16384 x 36 Synch 先進(jìn)先出 Memory RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝:
SN74V3680-6PEU 功能描述:先進(jìn)先出 16384 x 36 Synch 先進(jìn)先出 Memory RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝:
SN74V3680-7PEU 功能描述:先進(jìn)先出 16384 x 36 Synch 先進(jìn)先出 Memory RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝:
SN74V3690-10PEU 功能描述:先進(jìn)先出 32768 x 36 Synch 先進(jìn)先出 Memory RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝:
SN74V3690-15PEU 功能描述:先進(jìn)先出 32768 x 36 Synch 先進(jìn)先出 Memory RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝: