參數(shù)資料
型號： SM320F28335GHHAEP
廠商： Texas Instruments
文件頁數(shù)： 50/167頁
文件大?。?/td> 0K
描述： IC DIGITAL SIGNAL CTLR 179-BGA
產(chǎn)品培訓模塊： ControlSUITE
Motor Signal Chain Overview
TPS75005 Single IC Power for C2000 MCU
標準包裝： 189
系列： TMS320F28x3x Delfino™, C2000™
核心處理器： C28x
芯體尺寸： 32-位
速度： 150MHz
連通性： CAN，EBI/EMI，I²C，McBSP，SCI，SPI，UART/USART
外圍設備： DMA，POR，PWM，WDT
輸入/輸出數(shù)： 88
程序存儲器容量： 512KB（256K x 16）
程序存儲器類型： 閃存
RAM 容量： 34K x 16
電壓 - 電源 (Vcc/Vdd)： 1.805 V ~ 1.995 V
數(shù)據(jù)轉換器： A/D 16x12b
振蕩器型： 內(nèi)部
工作溫度： -40°C ~ 85°C
封裝/外殼： 179-LFBGA
包裝： 托盤
產(chǎn)品目錄頁面： 718 (CN2011-ZH PDF)
其它名稱： 296-25243
SPRS581D – JUNE 2009 – REVISED MAY 2012
6.14.9
XHOLD and XHOLDA Timing
If the HOLD mode bit is set while XHOLD and XHOLDA are both low (external bus accesses granted), the
XHOLDA signal is forced high (at the end of the current cycle) and the external interface is taken out of
high-impedance mode.
On a reset (XRS), the HOLD mode bit is set to 0. If the XHOLD signal is active low on a system reset, the
bus and all signal strobes must be in high-impedance mode, and the XHOLDA signal is also driven active
low.
When HOLD mode is enabled and XHOLDA is active low (external bus grant active), the CPU can still
execute code from internal memory. If an access is made to the external interface, the CPU is stalled until
the XHOLD signal is removed.
An external DMA request, when granted, places the following signals in a high-impedance mode:
XA[19:0]
XZCS0
XD[31:0], XD[15:0]
XZCS6
XWE0, XWE1,
XZCS7
XRD
XR/W
All other signals not listed in this group remain in their default or functional operational modes during these
signal events.
Table 6-47. XHOLD/XHOLDA Timing Requirements (XCLKOUT = XTIMCLK) (1) (2)
MIN
MAX
UNIT
td(HL-HiZ)
Delay time, XHOLD low to Hi-Z on all address, data, and control
4tc(XTIM) + 30 ns
ns
td(HL-HAL)
Delay time, XHOLD low to XHOLDA low
5tc(XTIM)+ 30 ns
ns
td(HH-HAH)
Delay time, XHOLD high to XHOLDA high
3tc(XTIM)+ 30 ns
ns
td(HH-BV)
Delay time, XHOLD high to bus valid
4tc(XTIM)+ 30 ns
ns
td(HL-HAL)
Delay time, XHOLD low to XHOLDA low
4tc(XTIM + 2tc(XCO) + 30 ns
ns
(1)
When a low signal is detected on XHOLD, all pending XINTF accesses will be completed before the bus is placed in a high-impedance
state.
(2)
The state of XHOLD is latched on the rising edge of XTIMCLK.
Copyright 2009–2012, Texas Instruments Incorporated
Electrical Specifications
143
Product Folder Link(s): SM320F28335-EP
相關PDF資料
PDF描述
SMA4306-TL-H IC OSC FOR LASER DIODE SCH6
SN65LVDS047DG4 IC LVDS QUAD DIFF DVR 16-SOIC
SN65LVDS390DG4 IC DIFF LINE RECEIVER HS 16-SOIC
SN65LVDS94DGGG4 IC LVDS SERDES RECEIVER 56-TSSOP
SN74LV4066APW IC SWITCH QUAD 1X1 14TSSOP
相關代理商/技術參數(shù)
參數(shù)描述
SM320F28335GJZMEP 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC EP Digital Signal Controller RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
SM320F28335-HT 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Signal Controller (DSC)
SM320F28335KGDS1 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC High Temp DSC RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
SM320F28335PTPMEP 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC EP Dig Signal Controller RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT
SM320F28335PTPS 制造商:Texas Instruments 功能描述:Hirel version of INDUS - 150C Device 制造商:Texas Instruments 功能描述:IC DIGITAL SIGNAL CTRLR 176BGA
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*