- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄8951 > SI5364-H-GL (Silicon Laboratories Inc)IC CLOCK SONET/SDH PORT 99LFBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | SI5364-H-GL |
| 廠(chǎng)商： | Silicon Laboratories Inc |
| 文件頁(yè)數(shù)： | 25/38頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK SONET/SDH PORT 99LFBGA |
| 標(biāo)準(zhǔn)包裝： | 168 |
| 系列： | DSPLL® |
| 類(lèi)型： | 時(shí)鐘發(fā)生器，扇出緩沖器（分配） |
| PLL： | 是 |
| 輸入： | 時(shí)鐘 |
| 輸出： | CML |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 3:4 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 675MHz |
| 除法器/乘法器： | 無(wú)/是 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -20°C ~ 85°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 99-LBGA |
| 供應(yīng)商設(shè)備封裝： | 99-BGA（11x11） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)當(dāng)前第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)
Si5364
Rev. 2.5
31
J2
VALTIME
I*
LVTTL
Clock Validation Time for LOS and FOS.
VALTIME sets the clock validation times for recovery
from an LOS or FOS alarm condition. When VAL-
TIME is high, the validation time is approximately
13 s. When VALTIME is low, the validation time is
approximately 100 ms.
D3
VSEL33
I*
LVTTL
Select 3.3 V VDD Supply.
This is an enable pin for the internal regulator. To
enable the regulator, connect this pin to the VDD33
pins.
E4–6, F4–6
VDD33
VDD
Supply
3.3 V Supply.
3.3 V power is applied to the VDD33 pins. Typical
supply bypassing/decoupling for this configuration is
indicated in the typical application diagram for 3.3 V
supply operation.
E7–9, F7–9,
G4–8, H8,
J8, K8
VDD25
VDD
Supply
2.5 V Supply.
These pins provide a means of connecting the
compensation network for the on-chip regulator.
D4–9, E3,
F3, G3, H3–
7, J5, K5
GND
Supply
Ground.
Must be connected to system ground. Minimize the
ground path impedance for optimal performance of
the device.
K1
REXT
I*
Analog
External Biasing Resistor.
Establishes bias currents within the device. This pin
must be connected to GND through a 10 k
Ω (1%)
resistor.
Table 10. Pin Descriptions (Continued)
Pin #
Pin Name
I/O
Signal Level
Description
*Note:
The LVTTL inputs on the Si5364 device have an internal pulldown mechanism that causes the input to default to a logic
low state if the input is not driven from an external source.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-26H-MW-F4 | CONVERTER MOD DC/DC 52V 100W |
| SI5321-H-GL | IC CLOCK MULT SONET/SDH 63LFBGA |
| VE-JVJ-MZ-F3 | CONVERTER MOD DC/DC 36V 25W |
| VE-26H-MW-F2 | CONVERTER MOD DC/DC 52V 100W |
| VE-26H-MW-F1 | CONVERTER MOD DC/DC 52V 100W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Si5364-H-GLR | 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 SONET/SDH Precision 19MHz 155MHz 622MHz RoHS:否 制造商:Silicon Labs 類(lèi)型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SI5365 | 制造商:SILABS 制造商全稱(chēng):SILABS 功能描述:PIN-PROGRAMMABLE PRECISION CLOCK MULTIPLIER |
| Si5365/66-EVB | 功能描述:時(shí)鐘和定時(shí)器開(kāi)發(fā)工具 Si5365/Si5366 EVAL BOARD RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類(lèi)型:Clock Conditioners 工具用于評(píng)估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| Si5365-B-GQ | 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 PIN-PROGRAMMABLE CLK MULTIPLIER 5 OUTS RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SI5365-B-GQR | 制造商:Silicon Laboratories Inc 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。