- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9576 > SI5324C-C-GMR (Silicon Laboratories Inc)IC CLOCK MULT 2KHZ-346MHZ 36VQFN PDF資料下載
參數(shù)資料
| 型號： | SI5324C-C-GMR |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 2/72頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLOCK MULT 2KHZ-346MHZ 36VQFN |
| 標(biāo)準(zhǔn)包裝： | 250 |
| 系列： | DSPLL® |
| 類型： | 時鐘/頻率倍增器，抖動衰減器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | 以太網(wǎng)（WAN），SONET/SDH/STM，視頻 |
| 輸入： | 時鐘 |
| 輸出： | CML，CMOS，LVDS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 346MHz |
| 電源電壓： | 1.71 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 36-VFQFN 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 36-QFN（6x6） |
| 包裝： | 帶卷 (TR) |
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
Si5324
10
Rev. 1.1
Output Rise/Fall
(20–80 %) @
622.08 MHz output
CKOTRF
Output not configured for
CMOS or Disabled
See Figure 2
—230
350
ps
Output Rise/Fall
(20–80%) @
212.5 MHz output
CKOTRF
CMOS Output
VDD =1.71
CLOAD =5 pF
——
8
ns
Output Rise/Fall
(20–80%) @
212.5 MHz output
CKOTRF
CMOS Output
VDD =2.97
CLOAD =5 pF
——
2
ns
Output Duty Cycle
Uncertainty @
622.08 MHz
CKODC
100
Load
Line-to-Line
Measured at 50% Point
(Not for CMOS)
——
+/-40
ps
LVCMOS Input Pins
Minimum Reset Pulse
Width
tRSTMN
1s
Reset to Microproces-
sor Access Ready
tREADY
10
ms
LVCMOS Output Pins
Rise/Fall Times
tRF
CLOAD =20pf
See Figure 2
—25
—
ns
LOSn Trigger Window
LOSTRIG
From last CKINn
to
Internal detection of LOSn
N3 ≠ 1
—
4.5 x N3
TCKIN
Time to Clear LOL after
LOS Cleared
tCLRLOL
LOS to LOL
Fold = Fnew
Stable Xa/XB reference
—10
—
ms
Table 3. AC Characteristics (Continued)
(VDD = 1.8 ± 5%, 2.5 ±10%, or 3.3 V ±10%, TA = –40 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Unit
Notes:
1. Input to output phase skew after an ICAL is not controlled and can assume any value.
2. Lock and settle time performance is dependent on the frequency plan, the XAXB reference frequency, and LOCKT
setting (see application note, “AN803: Lock and Settling Time Considerations for Si5324/27/69/74 Any-Frequency
Jitter Attenuating Clock ICs”. Visit the Silicon Labs Technical Support web page at:
https://www.silabs.com/support/pages/contacttechnicalsupport.aspx to submit a technical support request regarding
the lock time of your frequency plan.
3. LOCKT = 3.3 ms
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SI5319B-C-GMR | IC CLOCK MULT/ATTENUATOR 36QFN |
| VE-B2M-MW-F2 | CONVERTER MOD DC/DC 10V 100W |
| VE-B2J-MW-F1 | CONVERTER MOD DC/DC 36V 100W |
| IDTQS3253S1G | IC MUX/DEMUX DUAL 4:1 16SOIC |
| IDT5T929-10NLGI | IC CLOCK GENERATOR PREC 28VFQFPN |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Si5324D-C-GM | 功能描述:時鐘合成器/抖動清除器 Prec.Clk Mult/Jitter Atten. 2kHz-150MHz RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SI5324D-C-GMR | 功能描述:時鐘合成器/抖動清除器 Lo Loop BW Clk Multi Jitter Attn 2In/Out RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SI5324E-C-GM | 制造商:Silicon Laboratories Inc 功能描述:ANYRATE PRECISION CLOCK - Trays |
| Si5324-EVB | 功能描述:時鐘和定時器開發(fā)工具 Si5324 Evaluation Board RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Modules 類型:Clock Conditioners 工具用于評估:LMK04100B 頻率:122.8 MHz 工作電源電壓:3.3 V |
| SI5325 | 制造商:SILABS 制造商全稱:SILABS 功能描述:Pin-Controlled 1_710 MHz Jitter Cleaning Clock |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。