- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365451 > S71WS512NE0BFWZZ2 (SPANSION LLC) Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt PDF資料下載
參數(shù)資料
| 型號(hào)： | S71WS512NE0BFWZZ2 |
| 廠商： | SPANSION LLC |
| 元件分類： | 存儲(chǔ)器 |
| 英文描述： | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| 中文描述： | SPECIALTY MEMORY CIRCUIT, PBGA96 |
| 封裝： | 9 X 12 MM, LEAD FREE, FBGA-96 |
| 文件頁數(shù)： | 21/142頁 |
| 文件大?。?/td> | 1996K |
| 代理商： | S71WS512NE0BFWZZ2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁當(dāng)前第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁
June 28, 2004 S71WS512NE0BFWZZ_00_A1
S29WSxxxN MirrorBit Flash Family For Multi-chip Products (MCP)
21
A d v a n c e I n f o r m a t i o n
Input/Output Descriptions
A23-A0
DQ15-DQ0
CE#
=
=
=
Address inputs for WS256N
Data input/output
Chip Enable input. Asynchronous relative to CLK for
the Burst mode.
Output Enable input. Asynchronous relative to CLK
for the Burst mode.
Write Enable input.
Device Power Supply
(1.65 – 1.95 V).
Input & Output Buffer Power Supply (1.35 – 1.70 V).
Ground
Output Buffer Ground
No Connect; not connected internally
Ready output. Indicates the status of the Burst read.
Clock input. In burst mode, after the initial word is
output, subsequent active edges of CLK increment
the internal address counter. Should be at V
IL
or V
IH
while in asynchronous mode
Address Valid input. Indicates to device that the
valid address is present on the address inputs.
Low = for asynchronous mode, indicates valid
address; for burst mode, causes starting address to
be latched.
High = device ignores address inputs
Hardware reset input. Low = device resets and
returns to reading array data
Hardware write protect input. At V
IL
, disables
program and erase functions in the four outermost
sectors. Should be at V
IH
for all other conditions.
Accelerated input. At V
HH
, accelerates
programming; automatically places device in unlock
bypass mode. At V
IL
, disables all program and erase
functions. Should be at V
IH
for all other conditions.
OE#
=
WE#
V
CC
=
=
V
IO
V
SS
V
SSIO
NC
RDY
CLK
=
=
=
=
=
=
AVD#
=
RESET#
=
WP#
=
ACC
=
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S71WS512NE0BFWZZ3 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BFEZZ2 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BFEZZ3 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BFIZZ0 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BFIZZ2 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S71WS512NE0BFWZZ3 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512P | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Migrating from the S71WS512N to the S71WS512P |
| S71WS512PC0HF3 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:1.8 Volt-only x16 Simultaneous Read/Write, Burst Mode Flash Memory with CellularRAM |
| S71WS512PC0HF3HL0 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:1.8 Volt-only x16 Simultaneous Read/Write, Burst Mode Flash Memory with CellularRAM |
| S71WS512PC0HF3HL2 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:1.8 Volt-only x16 Simultaneous Read/Write, Burst Mode Flash Memory with CellularRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。