- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378056 > PM73487-PI (PMC-SIERRA INC) 622 Mbps ATM Traffic Management Device PDF資料下載
參數(shù)資料
| 型號： | PM73487-PI |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | 622 Mbps ATM Traffic Management Device |
| 中文描述： | ATM/SONET/SDH SUPPORT CIRCUIT, PBGA503 |
| 封裝： | EPBGA-503 |
| 文件頁數(shù)： | 27/251頁 |
| 文件大?。?/td> | 3126K |
| 代理商： | PM73487-PI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁
PM73487 QRT
PMC-Sierra, Inc.
PMC-980618
Issue 3
622 Mbps ATMTraffic Management Device
Released
Datasheet
15
2.2.2
Phase Aligners
Phase aligners are used to allow for extended device separation. The technique used is a clock
recovery mechanism that requires only the switch fabric to be frequency synchronous. A master
clock is distributed to all devices associated with the switch fabric, and the phase of the clock at
each interface is dynamically adjusted to account for skew introduced to the signals. The phase
aligner circuitry for each interface responds to the cell start and feedback signals, which contain a
high number of transitions to ensure accurate phase adjustment of the clock for data and signal
sampling.
2.2.3
UTOPIA Interface
The QRT’s UTOPIA interface implements the ATM Forum standardized 16-bit, Level 2 configu-
ration, which supports up to 31 Virtual Outputs (VOs) via five address bits. Up to 31 PHY or
AAL layer devices with 16-bit UTOPIA Level 2 functionality can be connected to this interface,
providing full duplex throughputs of 675 Mbps.
2.2.4
Cell Buffer SDRAM Interface
The QRT supports two Synchronous DRAM (SDRAM or SGRAM) interfaces providing up to
64K of cell buffering in both the receive and transmit directions. Each interface consists of a 32-
bit data bus, a 9-bit address bus, two chip select signals, and associated control signals. The fre-
quency of these interfaces is 100 MHz. Both Synchronous Graphic RAM (SGRAM) and SDRAM
devices are supported. Clocking for these two interfaces is provided through the device.
2.2.5
Channel RAM (CH_RAM) Interface
The QRT supports up to 16K channels through a Synchronous SRAM (SSRAM) interface. The
interface consists of a 32-bit data bus, a 16-bit address bus, and associated control signals. The
frequency of this interface is 100 MHz. Clocking for this interface is provided through the device.
2.2.6
Address Lookup RAM (AL_RAM) Interface
The QRT has data structures in the AL_RAM, including VPI/VCI address translation. The inter-
face consists of a 6-bit data bus, a 17-bit address bus, and associated control signals. The fre-
quency of this interface is 100 MHz. Clocking for this interface is provided through the device.
2.2.7
AB_RAM Interface
The QRT stores the per VC head / tail pointers and sent / dropped counters for the receive direc-
tion in the AB_RAM. Each interface consists of a 17-bit multiplexed address/data bus and associ-
ated control signals. The frequency of this interface is 100 MHz.
2.2.8
Host Processor Interface
The QRT host processor interface allows connection of a microprocessor through a multiplexed
32-bit address/data bus. The suggested microprocessor for this interface is the Intel i960
. The
microprocessor has direct access to all of the QRT control registers.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM73487 | 622 Mbps ATM Traffic Management Device |
| PM73488-PI | 5 Gbit/s ATM Switch Fabric Element |
| PM73488 | 5 Gbit/s ATM Switch Fabric Element |
| PM7349 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| PM7350 | Dual Serial Link, PHY Multiplexer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM73488 | 制造商:PMC 制造商全稱:PMC 功能描述:5 Gbit/s ATM Switch Fabric Element |
| PM73488PI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| PM73488-PI | 制造商:Rochester Electronics LLC 功能描述: 制造商:PMC-Sierra 功能描述: |
| PM7349 | 制造商:PMC 制造商全稱:PMC 功能描述:Quad J2, E3 and DS-3 Framer |
發(fā)布緊急采購，3分鐘左右您將得到回復。