- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2015 > PI6CU877NFE (Pericom)IC PLL CLOCK DRIVER DDR2 52VFBGA PDF資料下載
參數(shù)資料
| 型號： | PI6CU877NFE |
| 廠商： | Pericom |
| 文件頁數(shù)： | 7/12頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLL CLOCK DRIVER DDR2 52VFBGA |
| 產(chǎn)品變化通告： | Product Discontinuation 03/Oct/2011 |
| 標(biāo)準(zhǔn)包裝： | 364 |
| 類型： | 時鐘緩沖器/驅(qū)動器，多路復(fù)用器 |
| PLL： | 是 |
| 主要目的： | 存儲器，DDR2，SDRAM DIMM |
| 輸入： | SSTL-18 |
| 輸出： | SSTL-18 |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:10 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 270MHz |
| 電源電壓： | 1.7 V ~ 1.9 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 52-VFBGA |
| 供應(yīng)商設(shè)備封裝： | 52-VFBGA（4.5x7） |
| 包裝： | 托盤 |
4
PS8689G
01/17/06
PI6CU877, PI6CUA877
PLL Clock Driver for
1.8V DDR2 Memory
DC Specifications Recommended Operating Conditions
Symbol
Parameter
Min.
Nom.
Max.
Units
VDDQ
Output Supply Voltage
1.7
1.8
1.9
V
AVDD
Supply voltage(1)
VDDQ
VIL
Low-level input voltage(2)
OE, OS, CK, CK
0.35 x
VDDQ
VIH
High-level input voltage(2)
OE, OS, CK, CK
0.65 x
VDDQ
IOH
High-level output current, see Fig 2
-9
mA
IOL
Low-level output current, see Fig. 2
9
VIX
Input differential-pair crossing voltage
(VDDQ/2)
-0.15
(VDDQ/2)
-0.15
VIN
Input voltage level
-0.3
VDDQ +0.3
V
VID
Input differential voltage, See Fig 9
(2)
DC
0.3
VDDQ +0.4
AC
0.6
VDDQ +0.4
TA
TT
Operating free air temperature
0
70
C
Notes:
1. The PLL is turned off and bypassed for test purposes when AVDD is grounded. During this test mode, VDDQ remains within the recommended
operating conditions and no timing parameters are guaranteed.
2. VID is the magnitude of the difference between the input level on CK and the input level on CK, see Figure 9 for definition. The CK and CK,
VIH and VIL limits are used to define the DC low and high levels for the logic detect state.
IL
Absolute Maximum Ratings (Over operating free-air temperature range)
Symbol
Parameter
Min.
Max.
Units
VDDQ, AVDD
, A
I/O supply voltage range and analog /core supply voltage range
-0.5
2.5
V
VI
Input voltage range
-0.5
VDDQ
+0.5
VO
Output voltage range
-0.5
VDDQ
+0.5
IIK
Input clamp current
-50
50
mA
IOK
Output clamp current
-50
50
IO
Continuous output current, VO = 0 to VDDQ
-50
50
IO(PWR)
Continuous current through each VDDQ or GND
-100
100
TSTG
Storage temperature
-65
150
C
Note:
1.
Stress beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device.
08-0298
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PI6CV857BAE | IC PLL CLK DVR DDR-SDRAM 48TSSOP |
| PI6CV857LAE | IC PLL CLK DVR DDR-SDRAM 48TSSOP |
| PI6CVF857ZDE | IC PLL CLK DVR DDR-SDRAM 40-TQFN |
| PI6CX100-00WE | IC OSC VCXO 40MHZ 8-SOIC |
| PI6CX100-27WE | IC OSC VCXO 27MHZ 8-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PI6CU877NFEX | 功能描述:鎖相環(huán) - PLL PLL Clock Driver for 1.8V DDR2 RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| PI6CU877NFX | 制造商:Pericom Semiconductor Corporation 功能描述:Zero Delay PLL Clock Driver Single 125MHz to 300MHz 52-Pin VFBGA T/R |
| PI6CUA877NFE | 功能描述:鎖相環(huán) - PLL PLL Clock Driver for 1.8V DDR2 RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| PI6CUA877NFEX | 功能描述:鎖相環(huán) - PLL PLL Clock Driver for 1.8V DDR2 RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
| PI6CUA878NFE | 功能描述:鎖相環(huán) - PLL PLL Clock Driver for 1.8V DDR2 RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。