- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359275 > PEF82913H 40MHz Video Fader and DC Gain Controlled Amplifier; Package: PDIP; No of Pins: 14; Temperature Range: 0°C to +70°C PDF資料下載
參數(shù)資料
| 型號： | PEF82913H |
| 英文描述： | 40MHz Video Fader and DC Gain Controlled Amplifier; Package: PDIP; No of Pins: 14; Temperature Range: 0°C to +70°C |
| 中文描述： | ？2B1Q第二代模塊化綜合業(yè)務(wù)數(shù)字網(wǎng)新臺幣（智能）？ |
| 文件頁數(shù)： | 155/205頁 |
| 文件大小： | 3205K |
| 代理商： | PEF82913H |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁當前第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
PEF 82902
Register Description
Data Sheet
143
2001-11-09
4.7.4
S_CR - Control Register S-Transceiver Data
S_CR
read/write
Address:
51
H
Value after reset: FF
H
0 =
1 =
The input of the CDAx1, CDAx0 register is disabled
The input of the CDAx1, CDAx0 register is enabled
EN_O1,
EN_O0
Enable Output CDAx1, CDAx0
0 =
1 =
The output of the CDAx1, CDAx0 register is disabled
The output of the CDAx1, CDAx0 register is enabled
SWAP
Swap Inputs
0 =
The time slot and data port for the input of the CDAxy register is
defined by its own TSDPxy register. The data port for the CDAxy
input is vice versa to the output setting for CDAxy.
The input (time slot and data port) of the CDAx0 is defined by the
TSDP register of CDAx1 and the input of CDAx1 is defined by the
TSDP register of CDAx0. The data port for the CDAx0 input is vice
versa to the output setting for CDAx1. The data port for the CDAx1
input is vice versa to the output setting for CDAx0. The input
definition for time slot and data port CDAx0 are thus swapped to
CDAx1 and for CDAx1 to CDAx0. The outputs are not affected by
the SWAP bit.
1 =
7
0
1
CI_CS
EN_D
EN_B2R EN_B1R EN_B2X EN_B1X
D_CS
CI_CS
C/I Channel Selection
This bit is used to select the IOM channel to which the S-transceiver C/I-
channel is related to.
0 =
C/I-channel in IOM-channel 0
1 =
C/I-channel in IOM-channel 1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PEF82913F | ?2B1Q Second Generation Modular ISDN NT (Intelligent)? |
| PEF82912H | Low Cost Dual and Quad Video Amplifiers; Package: SO; No of Pins: 14; Temperature Range: 0°C to +70°C |
| PEG-3E-025B | 40MHz Video Fader and DC Gain Controlled Amplifier; Package: SO; No of Pins: 14; Temperature Range: 0°C to +70°C |
| PEG-3E-500B | Analog IC |
| PEG3E10B | Consumer IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PEF88002EV1.4 | 制造商:Infineon Technologies AG 功能描述: |
| PEF88004EV2.2-G | 制造商:Rochester Electronics LLC 功能描述: 制造商:Infineon Technologies AG 功能描述: |
| PEF88008EV2.2 | 制造商:Infineon Technologies AG 功能描述: |
| PEF88102EV1.3-G | 制造商:Infineon Technologies AG 功能描述: |
| PEF88204EV2.1 | 制造商:Infineon Technologies AG 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。