- 您現(xiàn)在的位置：買賣IC網 > PDF目錄369948 > PC28F640J3A-115 (Intel Corp.) Intel StrataFlash Memory (J3) PDF資料下載
參數(shù)資料
| 型號： | PC28F640J3A-115 |
| 廠商： | Intel Corp. |
| 英文描述： | Intel StrataFlash Memory (J3) |
| 中文描述： | 英特爾StrataFlash存儲器（J3） |
| 文件頁數(shù)： | 23/72頁 |
| 文件大?。?/td> | 905K |
| 代理商： | PC28F640J3A-115 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
256-Mbit J3 (x8/x16)
Datasheet
23
R12
t
FLQV/
t
FHQV
BYTE# to Output Delay
1000
1000
1000
1000
1000
1,2
R13
t
FLQZ
BYTE# to Output in High Z
1000
1000
1000
1000
1000
1,2,5
R14
t
EHEL
CEx High to CEx Low
0
0
0
0
0
1,2,5
R15
t
APA
Page Address Access Time
25
25
25
30
25
5, 6
R16
t
GLQV
OE# to Array Output Delay
25
25
25
25
25
4
NOTES:
CE
X
low is defined as the first edge of CE0, CE1, or CE2 that enables the device. CE
X
high is
defined at the first edge of CE0, CE1, or CE2 that disables the device (see
Table 13
).
1. See AC Input/Output Reference Waveforms for the maximum allowable input slew
rate.
2. OE# may be delayed up to t
-t
after the first edge of CE0, CE1, or CE2 that
enables the device (see
Table 13
) without impact on t
.
3. See
Figure 15, “Transient Input/Output Reference Waveform for VCCQ = 2.7 V–3.6
V” on page 29
and
Figure 16, “Transient Equivalent Testing Load Circuit” on
page 30
for testing characteristics.
4. When reading the flash array a faster t
(R16) applies. Non-array reads refer to
Status Register reads, query reads, or device identifier reads.
5. Sampled, not 100% tested.
6. For devices configured to standard word/byte read mode, R15 (t
APA
) will equal R2
(t
AVQV
).
Figure 9. Single Word Asynchronous Read Waveform
Table 8. Read Operations (Sheet 2 of 2)
Asynchronous
Specifications
(All units in ns unless
otherwise noted)
V
CC
= 2.7 V–3.6 V
(3)
V
CCQ
= 2.7 V–3.6 V
(3)
Notes
Speed
Bin
-110
-115
-120
-125
-150
#
Sym
Parameter
Density
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
R11
R5
R12
R13
R10
R4
R16
R7
R6
R9
R8
R3
R1
R2
Address [A]
CEx [E]
OE# [G]
WE# [W]
Data [D/Q]
BYTE#[F]
RP# [P]
相關PDF資料 |
PDF描述 |
|---|---|
| PC28F256J3A-115 | Intel StrataFlash Memory (J3) |
| PC28F256J3A-120 | Intel StrataFlash Memory (J3) |
| PC28F128J3A-150 | KPTC 32C 32#20 SKT PLUG |
| PC74HCT4002 | Dual 4-input NOR Gate |
| PCA24S08 | 1024 ?8-bit CMOS EEPROM with access protection |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PC28F640J3A-120 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Memory (J3) |
| PC28F640J3A-125 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Memory (J3) |
| PC28F640J3A-150 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Memory (J3) |
| PC28F640J3C-110 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Memory (J3) |
| PC28F640J3C115 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。