參數(shù)資料
型號: MT80C51T-36D
廠商: TEMIC SEMICONDUCTORS
元件分類: 微控制器/微處理器
英文描述: 8-BIT, MROM, 36 MHz, MICROCONTROLLER, PQFP44
文件頁數(shù): 144/189頁
文件大小: 4133K
代理商: MT80C51T-36D
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁當前第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁
75
ATtiny4/5/9/10 [DATASHEET]
8127F–AVR–02/2013
When the ICR0 is used as TOP value (see description of the WGM03:0 bits located in the TCCR0A and the
TCCR0B Register), the ICP0 is disconnected and consequently the Input Capture function is disabled.
Bit 5 – Reserved Bit
This bit is reserved for future use. For ensuring compatibility with future devices, this bit must be written to zero
when TCCR0B is written.
Bits 4:3 – WGM03:2: Waveform Generation Mode
Bits 2:0 – CS02:0: Clock Select
The three Clock Select bits set the clock source to be used by the Timer/Counter, see Figure 11-12 and Figure 11-
If external pin modes are used for the Timer/Counter0, transitions on the T0 pin will clock the counter even if the
pin is configured as an output. This feature allows software control of the counting.
11.11.3
TCCR0C – Timer/Counter0 Control Register C
Bit 7 – FOC0A: Force Output Compare for Channel A
Bit 6 – FOC0B: Force Output Compare for Channel B
The FOC0A/FOC0B bits are only active when the WGM03:0 bits specifies a non-PWM mode. However, for ensur-
ing compatibility with future devices, these bits must be set to zero when TCCR0A is written when operating in a
PWM mode. When writing a logical one to the FOC0A/FOC0B bit, an immediate compare match is forced on the
Waveform Generation unit. The OC0A/OC0B output is changed according to its COM0x1:0 bits setting. Note that
the FOC0A/FOC0B bits are implemented as strobes. Therefore it is the value present in the COM0x1:0 bits that
determine the effect of the forced compare.
A FOC0A/FOC0B strobe will not generate any interrupt nor will it clear the timer in Clear Timer on Compare match
(CTC) mode using OCR0A as TOP.
The FOC0A/FOC0B bits are always read as zero.
Table 11-6.
Clock Select Bit Description
CS02
CS01
CS00
Description
0
No clock source (Timer/Counter stopped)
00
1
clkI/O/1 (No prescaling)
01
0
clkI/O/8 (From prescaler)
01
1
clk
I/O/64 (From prescaler)
10
0
clkI/O/256 (From prescaler)
10
1
clkI/O/1024 (From prescaler)
1
0
External clock source on T0 pin. Clock on falling edge
1
External clock source on T0 pin. Clock on rising edge
Bit
765
4
3
210
FOC0A
FOC0B
TCCR0C
Read/Write
W
R
Initial Value
0
相關PDF資料
PDF描述
MS80C31-12R 8-BIT, 12 MHz, MICROCONTROLLER, PQCC44
MT80C51C-12D 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PQFP44
MS80C31-20R 8-BIT, 20 MHz, MICROCONTROLLER, PQCC44
MV80C51T-16D 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP44
MP80C31-30D 8-BIT, 30 MHz, MICROCONTROLLER, PDIP40
相關代理商/技術(shù)參數(shù)
參數(shù)描述
MT80GB 制造商:Datak Corporation 功能描述:
MT80JSF1G72NDY-1G1F1A2 制造商:Micron Technology Inc 功能描述:8GB 1GX72 DDR3 SDRAM MODULE PBF DIMM 1.5V REGISTERED - Trays
MT80KSF1G72NDY-1G4F1A3 制造商:Micron Technology Inc 功能描述:8GB 1GX72 DDR3 SDRAM MODULE PBF DIMM 1.35V FULLY BUFFERED - Trays
MT810 制造商:MARKTECH 制造商全稱:Marktech Corporate 功能描述:STANDARD T-1 3/4 LED LAMPS
MT-8100 制造商:Eclipse Tools 功能描述: