Advance Information
MC68HC912B32 MC68HC12BE32 — Rev. 3.0
6
Table of Contents
MOTOROLA
Table of Contents
3.4
3.4.1
3.4.2
3.4.3
3.4.4
3.4.5
3.4.6
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
Accumulators A and B . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
Accumulator D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
Index Registers X and Y. . . . . . . . . . . . . . . . . . . . . . . . . . . .78
Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
Condition Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . .80
3.5
Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
3.6
Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81
3.7
Indexed Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . .83
3.8
Opcodes and Operands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84
Section 4. Resets and Interrupts
4.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85
4.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
4.3
Exception Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
4.4
Maskable Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
4.5
Latching of Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87
4.6
4.6.1
4.6.2
Interrupt Control and Priority Registers . . . . . . . . . . . . . . . . . .89
Interrupt Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . .89
Highest Priority I Interrupt Register . . . . . . . . . . . . . . . . . . .90
4.7
4.7.1
4.7.2
4.7.3
4.7.4
Resets. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
Power-On Reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
External Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
Computer Operating Properly (COP) Reset. . . . . . . . . . . . .91
Clock Monitor Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .91
4.8
4.8.1
4.8.2
4.8.3
4.8.4
Effects of Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
Operating Mode and Memory Map. . . . . . . . . . . . . . . . . . . .92
Clock and Watchdog Control Logic . . . . . . . . . . . . . . . . . . .92
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
Parallel Input/Output (I/O) . . . . . . . . . . . . . . . . . . . . . . . . . .92