參數(shù)資料
型號(hào): MC68HC11KW1
廠商: MOTOROLA INC
元件分類(lèi): 微控制器/微處理器
英文描述: High-density complementary metal oxide semiconductor HCMOS) microcontroller unit
中文描述: 8-BIT, EEPROM, 4 MHz, MICROCONTROLLER, PQFP100
封裝: TQFP-100
文件頁(yè)數(shù): 44/238頁(yè)
文件大?。?/td> 798K
代理商: MC68HC11KW1
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)當(dāng)前第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)
MOTOROLA
3-14
MC68HC11KW1
CENTRAL PROCESSING UNIT
3
SUBA (opr)
Subtract memory fromA
A – M
A
A
A
A
A
A
IMM
DIR
EXT
IND, X
IND, Y
80
90
B0
A0
18 A0
ii
dd
hh ll
ff
ff
2
3
4
4
5
— — — —
SUBB (opr)
Subtract memory fromB
B – M
B
B
B
B
B
B
IMM
DIR
EXT
IND, X
IND, Y
C0
D0
F0
E0
18 E0
ii
dd
hh ll
ff
ff
2
3
4
4
5
— — — —
SUBD (opr)
Subtract memory fromD
D – M:M+1
D
IMM
DIR
EXT
IND, X
IND, Y
83
93
B3
A3
18 A3
jj
dd
hh ll
ff
ff
kk
4
5
6
6
7
— — — —
SWI
Software interrupt
see Figure 3-2
A
B
A
CCR
B
A
address bus increments
CCR
A
M– 0
INH
3F
14
— — — 1 — — — —
— — — —
— — — —
— — — — — — — —
TAB
Transfer A to B
INH
16
2
0 —
0 —
TAP
Transfer A to CC register
INH
06
2
TBA
Transfer B to A
INH
17
2
TEST
Test (only in test modes)
INH
00
TPA
Transfer CC register to A
INH
07
2
— — — — — — — —
— — — —
TST (opr)
Test for zero or mnus
EXT
IND, X
IND, Y
7D
6D
18 6D
hh ll
ff
ff
6
6
7
0 0
TSTA
Test A for zero or mnus
A – 0
A
INH
4D
2
— — — —
— — — —
— — — — — — — —
0 0
TSTB
Test B for zero or mnus
B – 0
B
INH
5D
2
0 0
TSX
Transfer stack pointer to X
SP + 1
IX
SP + 1
IY
IX – 1
SP
IY – 1
SP
stack registers & WAIT
IX
D; D
IX
IY
D; D
IY
INH
30
3
TSY
Transfer stack pointer to Y
INH
18 30
4
— — — — — — — —
TXS
Transfer X to stack pointer
INH
35
3
— — — — — — — —
TYS
Transfer Y to stack pointer
INH
18 35
4
— — — — — — — —
WAI
Wait for interrupt
INH
3E
— — — — — — — —
XGDX
Exchange D with X
INH
8F
3
— — — — — — — —
XGDY
Exchange D with Y
INH
18 8F
4
— — — — — — — —
Operators
Operands
Is transferred to
Boolean AND
Arithmetic addition, except where used as an
inclusive-OR symbol in Boolean formulae
Exclusive-OR
Multiply
Concatenation
Arithmetic subtraction, or negation symbol
(Twos complement)
dd
8-bit direct address ($0000–$00FF); the high byte is assumed
to be zero
8-bit positive offset ($00 to $FF (0 to 256)) is added to the
contents of the index register
High order byte of 16-bit extended address
One byte of immediate data
High order byte of 16-bit immediate data
Low order byte of 16-bit immediate data
Low order byte of 16-bit extended address
8-bit mask (set bits to be affected)
Signed relative offset ($80 to $7F (–128 to +127));
offset is relative to the address following the offset byte
+
ff
hh
*
:
ii
jj
kk
ll
mm
rr
Cycles
Condition Codes
0
1
Infinite, or until reset occurs
12 cycles are used, beginning with the opcode
fetch. A wait state is entered, which remains
in effect for an integer number of MPU E clock
cycles (n) until an interrupt is recognised.
Finally, two additional cycles are used to fetch
the appropriate interrupt vector. (14 + n, total).
Bit not changed
Bit always cleared
Bit always set
Bit set or cleared, depending on the operation
Bit can be cleared, but cannot become set
Not defined
Table 3-2
Instruction set (Page 6 of 6)
Mnemonic
Operation
Description
Addressing
mode
Instruction
Condition codes
Opcode
Operand
Cycles
S X H
I N Z V C
TPG
42
相關(guān)PDF資料
PDF描述
MC68HC11L6CFN HCMOS MICROCONTROLLER UNIT
MC68HC11L6FS HCMOS MICROCONTROLLER UNIT
MC68HC11L6FU HCMOS MICROCONTROLLER UNIT
MC68HC11L6L HCMOS MICROCONTROLLER UNIT
MC68HC11L6MFB HCMOS MICROCONTROLLER UNIT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC68HC11L0 制造商:MOTOROLA 制造商全稱(chēng):Motorola, Inc 功能描述:CONFIG Register Programming for EEPROM-based M68HC11 Microcontrollers
MC68HC11L0CFN2 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT
MC68HC11L0CFN3 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT
MC68HC11L0CFU2 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT
MC68HC11L0CFU3 制造商:FREESCALE 制造商全稱(chēng):Freescale Semiconductor, Inc 功能描述:HCMOS MICROCONTROLLER UNIT