- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371047 > MC68HC08AS32AVFU (MOTOROLA INC) Microcontrollers PDF資料下載
參數(shù)資料
| 型號： | MC68HC08AS32AVFU |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Microcontrollers |
| 中文描述： | 8-BIT, MROM, 8.4 MHz, MICROCONTROLLER, PQFP64 |
| 封裝： | QFP-64 |
| 文件頁數(shù)： | 67/296頁 |
| 文件大小： | 2291K |
| 代理商： | MC68HC08AS32AVFU |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁當前第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁
Byte Data Link Controller-Digital (BDLC-D)
Functional Description
MC68HC08AS32A — Rev. 1
Data Sheet
MOTOROLA
Byte Data Link Controller-Digital (BDLC-D)
For More Information On This Product,
Go to: www.freescale.com
67
the MCU’s possible reset sources (such as LVR, POR, COP watchdog, and reset
pin, etc.) is asserted.
In reset mode, the internal BDLC voltage references are operative; V
DD
is supplied
to the internal circuits which are held in their reset state; and the internal BDLC
system clock is running. Registers will assume their reset condition. Outputs are
held in their programmed reset state. Therefore, inputs and network activity are
ignored.
4.3.1.3 Run Mode
This mode is entered from the reset mode after all MCU reset sources are no
longer asserted. Run mode is entered from the BDLC wait mode whenever activity
is sensed on the J1850 bus.
Run mode is entered from the BDLC stop mode whenever network activity is
sensed, although messages will not be received properly until the clocks have
stabilized and the CPU is in run mode also.
In this mode, normal network operation takes place. The user should ensure that
all BDLC transmissions have ceased before exiting this mode.
4.3.1.4 BDLC Wait Mode
This power-conserving mode is entered automatically from run mode whenever the
CPU executes a WAIT instruction and if the WCM bit in the BCR1 register is
cleared previously.
In this mode, the BDLC internal clocks continue to run. The first passive-to-active
transition of the bus generates a CPU interrupt request from the BDLC which
wakes up the BDLC and the CPU. In addition, if the BDLC receives a valid EOF
symbol while operating in wait mode, then the BDLC also will generate a CPU
interrupt request which wakes up the BDLC and the CPU. See
4.7.1 Wait Mode
.
4.3.1.5 BDLC Stop Mode
This power-conserving mode is entered automatically from run mode whenever the
CPU executes a STOP instruction or if the CPU executes a WAIT instruction and
the WCM bit in the BCR1 register is set previously.
In this mode, the BDLC internal clocks are stopped but the physical interface
circuitry is placed in a low-power mode and awaits network activity. If network
activity is sensed, then a CPU interrupt request will be generated, restarting the
BDLC internal clocks. See
4.7.2 Stop Mode
.
4.3.1.6 Digital Loopback Mode
When a bus fault has been detected, the digital loopback mode is used to
determine if the fault condition is caused by failure in the node’s internal circuits or
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC08AS32CAFN | Microcontrollers |
| MC68HC08AS32VAFN | Microcontrollers |
| MC68HC08AS32A | Microcontrollers |
| MC68HC08AS32ACFU | Microcontrollers |
| MC68HC08AS32AFN | Microcontrollers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC08AZ0 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Advance Information |
| MC68HC08AZ0CFU | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Advance Information |
| MC68HC08AZ16 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:HCMOS Microcontroller Unit |
| MC68HC08AZ24 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:HCMOS Microcontroller Unit |
| MC68HC08AZ32 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Advance Information |
發(fā)布緊急采購，3分鐘左右您將得到回復。