- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371046 > MC68HC05B6 (Motorola, Inc.) 8-Bit Microcontroller Units (MCU).(8位微控制器) PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68HC05B6 |
| 廠商： | Motorola, Inc. |
| 英文描述： | 8-Bit Microcontroller Units (MCU).(8位微控制器) |
| 中文描述： | 8位微控制器單元（MCU）。（8位微控制器） |
| 文件頁(yè)數(shù)： | 126/298頁(yè) |
| 文件大?。?/td> | 3532K |
| 代理商： | MC68HC05B6 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)當(dāng)前第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)
M
1
M
R
C
1
T
M
Bit manipulation
BTB
0
0000
5
BRSET0
BTB 2
5
BRCLR0
BTB 2
5
BRSET1
BTB 2
5
BRCLR1
BTB 2
5
BRSET2
BTB 2
5
BRCLR2
BTB 2
5
BRSET3
BTB 2
5
BRCLR3
BTB 2
5
BRSET4
BTB 2
5
BRCLR4
BTB 2
5
BRSET5
BTB 2
5
BRCLR5
BTB 2
5
BRSET6
BTB 2
5
BRCLR6
BTB 2
5
BRSET7
BTB 2
5
BRCLR7
BTB 2
Branch
REL
2
0010
Read/modify/write
INH
5
0101
3
NEGA
NEGX
INH 1
Control
Register/memory
EXT
C
1100
4
SUB
EXT 3
4
CMP
EXT 3
4
SBC
EXT 3
4
CPX
EXT 3
4
AND
EXT 3
4
BIT
EXT 3
4
LDA
EXT 3
5
STA
EXT 3
4
EOR
EXT 3
4
ADC
EXT 3
4
ORA
EXT 3
4
ADD
EXT 3
3
JMP
EXT 3
6
JSR
EXT 3
4
LDX
EXT 3
5
STX
EXT 3
BSC
1
0001
DIR
3
0011
INH
4
0100
IX1
6
0110
IX
7
INH
8
1000
INH
9
1001
IMM
A
1010
DIR
B
1011
IX2
D
1101
IX1
E
1110
IX
F
High
High
Low
Low
0111
1111
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
A
1010
B
1011
C
1100
D
1101
E
1110
F
1111
5
3
5
3
6
5
9
2
3
5
4
3
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
A
1010
B
1011
C
1100
D
1101
E
1110
F
1111
BSET0
BRA
NEG
NEG
NEG
RTI
SUB
SUB
SUB
SUB
SUB
3
BSC 2
5
REL 2
3
DIR 1
INH 2
IX1 1
IX 1
INH
2
IMM 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
6
BCLR0
BRN
RTS
CMP
CMP
CMP
CMP
CMP
3
BSC 2
5
REL
1
INH
2
IMM 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
3
11
BSET1
BHI
MUL
SBC
SBC
SBC
SBC
SBC
3
BSC 2
5
REL
1
INH
2
IMM 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
3
5
3
3
6
5
10
BCLR1
BLS
COM
COMA
COMX
COM
COM
SWI
CPX
CPX
CPX
CPX
CPX
3
BSC 2
5
REL 2
3
DIR 1
5
INH 1
3
INH 2
3
IX1 1
6
IX 1
5
INH
2
IMM 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
BSET2
BCC
LSR
LSRA
LSRX
LSR
LSR
AND
AND
AND
AND
AND
3
BSC 2
5
REL 2
3
DIR 1
INH 1
INH 2
IX1 1
IX
2
IMM 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
BCLR2
BCS
BIT
BIT
BIT
BIT
BIT
3
BSC 2
5
REL
2
IMM 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
3
5
3
3
6
5
BSET3
BNE
ROR
RORA
RORX
ROR
ROR
LDA
LDA
LDA
LDA
LDA
3
BSC 2
5
REL 2
3
DIR 1
5
INH 1
3
INH 2
3
IX1 1
6
IX
5
2
IMM 2
DIR 3
4
IX2 2
6
IX1 1
5
IX
4
2
BCLR3
BEQ
ASR
ASRA
ASRX
ASR
ASR
TAX
STA
STA
STA
STA
3
BSC 2
5
REL 2
3
DIR 1
5
INH 1
3
INH 2
3
IX1 1
6
IX
5
1
INH
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
2
2
BSET4
BHCC
LSL
LSLA
LSLX
LSL
LSL
CLC
EOR
EOR
EOR
EOR
EOR
3
BSC 2
5
REL 2
3
DIR 1
5
INH 1
3
INH 2
3
IX1 1
6
IX
5
1
INH 2
2
IMM 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
BCLR4
BHCS
ROL
ROLA
ROLX
ROL
ROL
SEC
ADC
ADC
ADC
ADC
ADC
3
BSC 2
5
REL 2
3
DIR 1
5
INH 1
3
INH 2
3
IX1 1
6
IX
5
1
INH 2
2
IMM 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
BSET5
BPL
DEC
DECA
DECX
DEC
DEC
CLI
ORA
ORA
ORA
ORA
ORA
3
BSC 2
5
REL 2
3
DIR 1
INH 1
INH 2
IX1 1
IX
1
INH 2
2
IMM 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
BCLR5
BMI
SEI
ADD
ADD
ADD
ADD
ADD
3
BSC 2
5
REL
1
INH 2
2
IMM 2
DIR 3
2
IX2 2
4
IX1 1
3
IX
2
3
5
3
3
6
5
BSET6
BMC
INC
INCA
INCX
INC
INC
RSP
JMP
JMP
JMP
JMP
3
BSC 2
5
REL 2
3
DIR 1
4
INH 1
3
INH 2
3
IX1 1
5
IX
4
1
INH
2
DIR 3
5
IX2 2
7
IX1 1
6
IX
5
2
6
BCLR6
BMS
TST
TSTA
TSTX
TST
TST
NOP
BSR
JSR
JSR
JSR
JSR
3
BSC 2
5
REL 2
3
DIR 1
INH 1
INH 2
IX1 1
IX
1
INH 2
REL 2
2
DIR 3
3
IX2 2
5
IX1 1
4
IX
3
2
BSET7
BIL
STOP
LDX
LDX
LDX
LDX
LDX
3
BSC 2
5
REL
1
INH
2
IMM 2
DIR 3
4
IX2 2
6
IX1 1
5
IX
4
3
5
3
3
6
5
2
2
BCLR7
BIH
CLR
CLRA
CLRX
CLR
CLR
WAIT
TXA
STX
STX
STX
STX
3
BSC 2
REL 2
DIR 1
INH 1
INH 2
IX1 1
IX 1
INH 1
INH
2
DIR 3
IX2 2
IX1 1
IX
F
1111
3
0
0000
SUB
1
IX
Opcode in hexadecimal
Opcode in binary
Address mode
Cycles
Bytes
Mnemonic
Legend
Abbreviations for address modes and registers
BSC
BTB
DIR
EXT
INH
IMM
IX
IX1
IX2
REL
A
X
Bit set/clear
Bit test and branch
Direct
Extended
Inherent
Immediate
Indexed (no offset)
Indexed, 1 byte (8-bit) offset
Indexed, 2 byte (16-bit) offset
Relative
Accumulator
Index register
Not implemented
T
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC05B8 | 8-Bit Microcontroller Units (MCU).(8位微控制器) |
| MC68HC705B16 | 8-Bit Microcontroller Units (MCU).(8位微控制器) |
| MC68HC705B16N | 8-Bit Microcontroller Units (MCU).(8位微控制器) |
| MC68HC705B32 | 8-Bit Microcontroller Units (MCU).(8位微控制器) |
| MC68HC705B5 | 8-Bit Microcontroller Units (MCU).(8位微控制器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC05B6_13 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05B8 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05BD3 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:High-density complementary metal oxide semiconductor (HCMOS) microcontroller unit |
| MC68HC05BD5 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:High-density complementary metal oxide semiconductor (HCMOS) microcontroller unit |
| MC68HC05C0CP | 制造商:Motorola Inc 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。