- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4012 > MC68020RC25E (Freescale Semiconductor)IC MICROPROC 32-BIT 25MHZ 114PGA PDF資料下載
參數(shù)資料
| 型號： | MC68020RC25E |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 17/306頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MICROPROC 32-BIT 25MHZ 114PGA |
| 標(biāo)準(zhǔn)包裝： | 14 |
| 系列： | M680x0 |
| 處理器類型： | M680x0 32-位 |
| 速度： | 25MHz |
| 電壓： | 5V |
| 安裝類型： | 通孔 |
| 封裝/外殼： | 114-BPGA |
| 供應(yīng)商設(shè)備封裝： | 114-PGA（34.54x34.54） |
| 包裝： | 托盤 |
| 其它名稱： | Q1165253 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當(dāng)前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁
5- 66
M68020 USER’S MANUAL
MOTOROLA
5.7.1.1 BUS REQUEST (MC68020). External devices capable of becoming bus masters
request the bus by asserting BR. BR can be a wire-ORed signal (although it need not be
constructed from open-collector devices) that indicates to the processor that some
external device requires control of the bus. The processor is at a lower bus priority level
than the external device and relinquishes the bus after it has completed the current bus
cycle (if one has started).
If no BGACK is received while BR is asserted, the processor remains bus master once BR
is negated. This prevents unnecessary interference with ordinary processing if the
arbitration circuitry inadvertently responds to noise or if an external device determines that
it no longer requires use of the bus before it has been granted mastership.
5.7.1.2 BUS GRANT (MC68020). The processor asserts BG as soon as possible after
receipt of the bus request. BG assertion immediately follows internal synchronization
except during a read-modify-write cycle or follows an internal decision to execute a bus
cycle. During a read-modify-write cycle, the processor does not assert BG until the entire
operation has completed. RMC is asserted to indicate that the bus is locked. In the case of
an internal decision to execute another bus cycle, BG is deferred until the bus cycle has
begun.
BG may be routed through a daisy-chained network or through a specific priority-encoded
network. The processor allows any type of external arbitration that follows the protocol.
5.7.1.3 BUS GRANT ACKNOWLEDGE (MC68020). Upon receiving BG, the requesting
device waits until AS, DSACK1/DSACK0, and BGACK are negated before asserting its
own BGACK. The negation of AS indicates that the previous master releases the bus after
specification #7 (refer to Section 10 Electrical Characteristics). The negation of
DSACK1/DSACK0 indicates that the previous slave has completed its cycle with the
previous master. Note that in some applications, DSACK1/DSACK0 might not be used in
this way.
General-purpose devices are connected to be dependent only on AS. When BGACK is
asserted, the device is the bus master until it negates BGACK. BGACK should not be
negated until all bus cycles required by the alternate bus master have been completed.
Bus mastership terminates at the negation of BGACK. The BR from the granted device
should be negated after BGACK is asserted. If another BR is still pending after the
assertion of BGACK, another BG is asserted within a few clocks of the negation of the the
first BG, as described in 5.7.1.4 Bus Arbitration Control (MC68020). Note that the
processor does not perform any external bus cycles before it reasserts BG in this case.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT7027L20PF8 | IC SRAM 512KBIT 20NS 100TQFP |
| XPC850DEZT50BT | IC POWER PC MPU 80MHZ 256-PBGA |
| IDT7008L35PF8 | IC SRAM 512KBIT 35NS 100TQFP |
| MC68882FN25A | IC MATH COPROCESSOR 68-PLCC |
| IDT7008L25PF8 | IC SRAM 512KBIT 25NS 100TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68020RC25E | 制造商:Freescale Semiconductor 功能描述:Microprocessor |
| MC68020RC33 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:The first full 32-bit implementation of the M68000 family of microprocessors from Motorola |
| MC68020RC33E | 功能描述:微處理器 - MPU 32-BIT MPU RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MC68020RP16 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:The first full 32-bit implementation of the M68000 family of microprocessors from Motorola |
| MC68020RP16E | 制造商:Motorola Inc 功能描述:Microprocessor, 32 Bit, 114 Pin, Plastic, PGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。