- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383304 > M5M4V64S30ATP-8L (Mitsubishi Electric Corporation) Octal D-Type Edge-Triggered Flip-Flops with 3-State Outputs 20-SOIC -40 to 85 PDF資料下載
參數(shù)資料
| 型號： | M5M4V64S30ATP-8L |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | Octal D-Type Edge-Triggered Flip-Flops with 3-State Outputs 20-SOIC -40 to 85 |
| 中文描述： | 64M號（4銀行甲2097152字× 8位）同步DRAM |
| 文件頁數(shù)： | 30/51頁 |
| 文件大小： | 1161K |
| 代理商： | M5M4V64S30ATP-8L |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁
MITSUBISHI LSIs
MITSUBISHI ELECTRIC
M5M4V64S20ATP-8A,-8L,-8, -10L, -10
64M (4-BANK x 4194304-WORD x 4-BIT) Synchronous DRAM
SDRAM (Rev.1.3)
Mar98
CLK
Signal
1.4V
1.4V
Any AC timing is
referenced to the input
signal crossing through
1.4V.
AC TIMING REQUIREMENTS
(Ta=0 ~ 70°C, Vdd = VddQ = 3.3 ± 0.3v, Vss = VssQ = 0v, unless otherwise noted)
Input Pulse Levels:
0.8V to 2.0V
Input Timing Measurement Level:
1.4V
30
Symbol Parameter
Limits
Unit
note
Min.
Max.
Min.
Max.
Min.
Max.
tCLK
CLK cycle time
CL=2
12
15
ns
CL=3
8
10
ns
tCH
CLK High pulse width
3
3
ns
tCL
CLK Low pulse width
3
3
ns
tT
Transition time of CLK
1
10
1
10
10
ns
tIS
Input Setup time (all inputs)
2
2
ns
tIH
Input Hold time (all inputs)
1
1
ns
tRC
Row Cycle time
72
70
ns
tRCD
Row to Column Delay
20
20
ns
tRAS
Row Active time
48
100K
50
ns
tRP
Row Precharge time
20
20
ns
tWR
Write Recovery time
10
10
ns
tRRD
Act to Act Delay time
16
20
ns
2
tCCD
Col to Col Delay time
8
10
ns
tRSC
Mode Register Set
Cycle time
16
20
ns
tSRX
Self Refresh Exit time
8
10
ns
tREF
Refresh Interval time
64
64
64
ms
15
10
4
4
1
3
1
90
30
60
30
10
20
10
20
10
Note:1
The timing requirements are assumed tT=1ns. If tT is longer than 1ns, (tT-1)ns should be
added to the parameter.
2 2 ACT commands are allowed within tRC.
1
1
1
1
-8A
-10L, -10
-8L,-8
100K
100K
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M5M4V64S40ATP-10 | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-10L | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8 | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8A | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8L | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M5M4V64S40ATP-10 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-10L | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8A | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8L | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。