- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383304 > M5M4V64S30ATP-8L (Mitsubishi Electric Corporation) Octal D-Type Edge-Triggered Flip-Flops with 3-State Outputs 20-SOIC -40 to 85 PDF資料下載
參數(shù)資料
| 型號： | M5M4V64S30ATP-8L |
| 廠商： | Mitsubishi Electric Corporation |
| 英文描述： | Octal D-Type Edge-Triggered Flip-Flops with 3-State Outputs 20-SOIC -40 to 85 |
| 中文描述： | 64M號（4銀行甲2097152字× 8位）同步DRAM |
| 文件頁數(shù)： | 20/51頁 |
| 文件大?。?/td> | 1161K |
| 代理商： | M5M4V64S30ATP-8L |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁
MITSUBISHI LSIs
MITSUBISHI ELECTRIC
M5M4V64S20ATP-8A,-8L,-8, -10L, -10
64M (4-BANK x 4194304-WORD x 4-BIT) Synchronous DRAM
SDRAM (Rev.1.3)
Mar98
[ Read Interrupted by Precharge ]
Burst read operation can be interrupted by precharge of
the same bank
. READ to PRE interval is mini-
mum 1 CLK. A PRE command to output disable latency is equivalent to the /CAS Latency. As a result,
READ to PRE interval determines valid data length to be output. The figure below shows examples of
BL=4.
Read Interrupted by Precharge (BL=4)
CLK
CL=3
Command
DQ
READ
PRE
Q0
Q1
Q2
Command
DQ
READ
PRE
Q0
CL=2
Command
DQ
READ
PRE
Q0
Q1
Q2
Command
DQ
READ
PRE
Q0
Command
DQ
READ PRE
Q0
Q1
Command
DQ
READ PRE
Q0
Q1
20
相關PDF資料 |
PDF描述 |
|---|---|
| M5M4V64S40ATP-10 | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-10L | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8 | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8A | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8L | 64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M5M4V64S40ATP-10 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-10L | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8A | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
| M5M4V64S40ATP-8L | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:64M (4-BANK x 1048576-WORD x 16-BIT) Synchronous DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。